数字逻辑设计8章作业答案.doc_第1页
数字逻辑设计8章作业答案.doc_第2页
数字逻辑设计8章作业答案.doc_第3页
数字逻辑设计8章作业答案.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第八章作业答案：8.13 图X813所示的电路的计数顺序是什么?解：进位输出RCO与LD连接，当进位输出信号有效时进行置数。计数顺序UP/DN与Q3连接，Q3为低时降序计数，Q3为高时升序计数，置数端A，B，C，D分别与QA，QB，QC，QD连接。当降序计数时，RCO在0000状态有效；升序计数时RCO在1111状态有效。设初始状态为0000，此时为降序计数，RCO有效，置数端数据为1000；下一状态为1000，Q3=1，升序计数，RCO无效，继续升序计数。状态转换：000010001001.1111，此时RCO有效，置数端数据为0111，下一状态变为0111，Q3=0降序计数，因为RCO无效，继续降序计数。状态转换为01110110. 0000 完成一次循环。总的计数顺序为：0，8，9，10，11，12，13，14，15，7，6，5，4，3，2，1，0,8.14 一个计数器74X163，输入信号ENP、ENT、D端总是为高电平，输入端A、B和C总是为低电平，输入信号LD_L(QAQC)，而输入信号CLR_L(QBQD)。输入信号CLK与一个自由运行的时钟信号相连。画出这个电路的逻辑图：假设计数器的起始状态为0000，写出接下来15个时钟触发沿QD QC OB QA的输出序列。解：置数端DCBA=1000，LD_L=(QAQC) ，即当计数至0101时，置数1000；CLR_L=(QBQD)，即当计数至1010时，将做清零操作。QDQCQBQA的变化情况：00000001001000110100010110001001101000000001001000110100010110008.27 只用4个D触发器不用其他部件，设计一个4位行波降序计数器。8.35 采用4位二进制计数器74x163设计一个模11计数器电路，要求计数序列为4，5，12，13，14，4，解：8.55 只用2个SSIMSI组件设计个8位自校正环形计数器，计数器的状态为11111110，11111101，01111111。解：8.57 设计2个不同的2位4状态计数器，每个设计中只能用1个74x74组件（即2个边沿触发式D触发器），不能用其他的门电路。解：2位的波动计数器（ripple counter），计数顺序：000110112位扭环形计数器（Johnson counter）：计数顺序：000111108.58 只用4个触发器和8个门电路，设计一个4位Johnson计数器，并对8个计数状态进行译码。计数器无需自校正功能。 解：4位 Johnson 计数器，有8个状态：S1-0000; S2-0001; S3-0011; S4-0111; S5-1111; S6-1110; S7-1100; S8-1000，因为无需自校
人人文库> 全部分类> 教育资料 > 考试试卷

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论