关 键 词：

ghz 结构 cmos 低噪声放大器

资源描述：

0234、1.8V 5.2 GHz 差分结构CMOS 低噪声放大器,ghz,结构,cmos,低噪声放大器

内容简介：

1.8V 5.2GHZ Differential CMOS LowNoise AmplifierLI Zhu ,CHEN Zhi-hen ,WANG Zhi-gong(Instituteof RF-&OE-ICs ,Southeast University ,210096 ,China)Abstract: A differential cascade low noise amplifier (LNA) using a standard 0.18 mCMOS process is described .Itprovides a forward gain (S21) of 15.8 dB .The simulation noise figure is 1.4 dB ,while drawing 24 mA current from a1.8Vsupply.Key words: CMOS LowNoise Amplifier InductorEEACC: 1220 ;2570D1.8V 5.2 GHz 差分结构 CMOS 低噪声放大器李 竹,陈志恒,王志功(东南大学射频与光电集成电路研究所 南京 210 096)摘要:无线接收机小型化及低成本的发展趋势,要求人们解决高集成度及低功率的问题,从而推动了将射频部分与基带电路部分实现单片集成的研究,我们给出了利用 0.18 mCMOS工艺设计的5.2 GHz 低噪声放大器。在1.8 V电压下,工作电流为24 mA 增益为15.8 dB 噪声系数为 1.4 dB。关键词:CMOS 工艺;低噪声放大器;集成螺旋电感中图分类号:TN402 文献标识码:A 文章编号:1005 - 9490(2004)01 -CMOS 工艺具有成本低,集成度高的特点,使人们有可能实现无线通信系统的单片集成。随着特征尺寸的不断减小,深亚微米 CMOS 工艺中有源器件的特征频率已达到50 GHz 以上 ,使得利用 CMOS 工艺实现 GHz 频段的高频模拟电路成为可能。本文描述采用0.18 mCMOS 工艺实现5 GHz 频段的低噪声放大电路。在射频接收电路中低噪声放大器是第一级有源电路,它所接 收的信号通常是非常微弱的。当该信号幅度可与叠加在其上的内部噪声幅度相比拟时,输出的有用信号就会有很强的噪声背景 ,甚至完全被噪声淹没。因此要求前级放大器具有最小的噪声系数。因为它的噪声系数决定了整个接收电路的噪声系数。衡量一个低噪声放大器的性能指标包括:最小噪声系数 ,适当的增益,满足50输入阻抗匹配同时该放大器必须是稳定的。本文分为三个部分 ,第一部分对放大器的噪声进行分析,并给出了等效小信号噪声模型。第二部分为电路模拟结果和版图。第三部分给出结论。1 放大器噪声的分析低噪声放大器广泛采用共栅或共源共栅的结构。本设计采用比共栅极噪声系数小的共源共栅结构 ,通过减小密勒效应,提高反向隔离度。对于低噪声放大器的几个重要性能指标首先考虑输入阻抗匹配 ,通过在输入端源极与栅极各串联一个电感实现50欧姆窄带匹配,如图1所示。由图1 可知输入阻抗表达式Zin = s(Ls + Lg )+(1/sCgs)+(gm1 /Cgs)Ls当输入电路串联谐振时 ,输入阻抗呈纯实数且第27卷第1期2004 年 3 月电 子 器 件Chinese Journal of Electron DevicesVol .27 ,No .1March .2004收稿日期:2003- 12 -10作者简介:李 竹()女 ,东南大学无线电系硕士, lizhu seu .edu .cn ;王志功 ,男,东南大学无线电系教授,博士生导师 .图1 共源共栅基本电路与 Ls 的值成正比。选择适当的 Ls 从而使得输入阻抗等于50 欧姆,实现输入阻抗匹配。放大器的噪声主要包括外界引入的噪声和放大器的内部噪声,其内部噪声主要是电阻等有耗元件和有源器件产生的。噪声系数是评价放大器噪声性能好坏的指标,用 NF 表示,其定义为 :NF =电路总的输出噪声输入信号源在输出端产生的输出噪声如果放大器本身不产生噪声,则相应的 NF 等于1,因此 NF 表明实际放大器输出端上信号功率对噪声功率的比值(信噪比)比无噪声放大器下降的倍数,其值恒大于1。图2 给出了标准的 CMOS 噪声模型 。图2 标准CMOS噪声模型CMOS 器件的主要噪声源是沟道热噪声,沟道热噪声是白噪声,其功率谱密度为:i2d f=4 K T r gdo其中 gdo是漏源电压为零的情况下器件的漏电导, r是沟道热噪声系数 ,是一个与偏置有关的系数。另一个噪声源是栅电阻噪声,其噪声模型等效为电阻与噪声电压源的串联 ,栅电阻 Rg 可表示为:Rg =R W3n2LR 为多晶硅方块电阻, W为器件栅宽, L为栅长, n为栅指数 ,由公式可知通过增大栅指数 n 可使 Rg 的值减小,从而尽量减小其对噪声的影响。由于沟道载流子的热扰动,使得其通过栅电容耦合至栅极 ,形成栅电流噪声 ,在低频频段这个噪声源是可以忽略的,但是在射频频段却不可忽视,我们称为感应栅噪声,用一并联的噪声电流源与一无噪声电阻表示 ,其噪声模型如图 3 所示 :图3 栅噪声模型其数学表达式为 :gg =2C2gs5gdoig2 f=4kT gg为工作频率,为栅噪声系数。由上面公式可知gg与2成正比,因此栅噪声并不是白噪声源,随着频率的增加感应栅噪声的影响将越来越大,同时还需注意的是感应栅噪声与沟道噪声是部分相关的, c为相关系数 ,栅噪声可表示为相关与不相关两部分电流源之和。ig2 f=4kT gg |c|2+4kT gg (1 - |c|2)等式右边前面一项为相关项用 ig2,c表示,后面一项为不相关项用 ig2,u表示。根据上面的分析我们可以得到完整的小信号等效噪声模型 :图4 MOSFET小信号等效噪声模型根据以上噪声模型我们可以得到 LNA 的噪声系数为:F =1+RgRs+XgdoRs o T21X = k +=2 QL |c| 25+ 251 + QL2是沟道热噪声系数, gdo 是零偏置情况下的漏电导, Rs 是源阻抗 , T 与 o 分别为 MOSFET 的截止频率与电路的工作频率, X包括两项: K表示沟道噪声与相关栅噪声部分, 表示非相关栅噪声。 Rg 为栅电阻.2 电子器件 第27卷2 电路模拟结果和版图本次设计采用差分对结构 ,可以有效地抑制通过衬底耦合产生的共模噪声,这对版图的对称性也有较高的要求。为了实现最大增益,输入匹配是很重要的, CMOS 工艺缺乏高 Q 值电感 ,这一点制约了一些高频电路的实现。本次电路的输入匹配栅极电感用高 Q值的键合线来实现,而源极电感采用片内集成的螺旋电感。其等效电路如图5 所示 。图5 片内集成电感等效电路对于 LNA ,其增益大小必须同时考虑混频器的噪声与线性度。 LNA 的增益太小不能有效地抑制后级混频器的噪声,但是增益太大,输入到后级混频器的信号会产生大的交调信号。一般增益在10 到20dB 是比较合适的。稳定性也是 LNA 的一个重要性能指标,我们采用稳定因子 k 来描述绝对稳定条件:K =1+| |2- |S11 |2- |S22 |22 |S12 |S21 |= S11 S22 - S12 S21当 K1 且|1且|1,该电路是绝对稳定的。该电路各项性能指标 :电源电压静态功耗噪声系数S11 5 .2GHzS22 5 .2GHzS21 5 .2GHzCMOS TechnologyDie area1.8V24mA1.5dB-29dB-32dB15 .8dB0.18um1.1mm *1.1mm3第1期 李 竹,陈志恒等:1.8V5.2GHz差分结构CMOS低噪声放大器 图8 LNA版图在版图设计时 ,必须注意版图的对称性,才能有效地抑制共模噪声。源极与负载电感采用在片集成电感 ,0.18 mCMOS工艺电感采用顶层厚金属以提高电感 Q值,但是由于寄生效应,在片集成电感的 Q值比较低同时会引入额外的噪声。本次设计中在电感外围加了一圈地线保护环以降低衬底噪声。3 结 论本次设计完成了采用 IEEE802.11a 标准的无线局域网 WLAN 前端电路低噪声放大器的设计,该放大器可工作在5.2 GHz 频段,其各项性能均满足指标要求.参考文献:1 D.Shaeffer and T .Lee ,A1.5 V,1.5GHz CMOS low noiseamplifierJ.IEEE J .Solid - State Circuits ,1997,32(5) :745 -759.2 RF Circuit Design - theory and applicationsM.PublishingHouse of Electronics Industry.3 Behzad Razavi ,A2.4GHz CMOS Receiver for IEEE 802.11Wireless LAN sJ.IEEE J .Solid -State Circuit ,1999,34(10) :1382- 138.4 Noise Mode