《数字电路基础》课件.ppt

第六章数字电路基础 第一节数字电路概述第二节数制与编码第三节基本逻辑关系及其门电路第四节TTL集成门电路第五节MOS门电路第六节电平转换及接口电路第七节逻辑代数的基本公式和定律第八节逻辑代数的标准形式和化简方法 习题 目录 第一节数字电路概述 数字电路与模拟电路数字集成电路的简介数字电路的脉冲信号晶体管的开关作用MOS管的开关作用 返回 010101010101010101010101010101 010101010101010101010101010101 010101010101010101010101010101 010101010101010101010101010101 010101010101010101010101010101 010101010101010101010101010101 010101010101010101010101010101 010101010101010101010101010101 010101010101010101010101010101 010101010101010101010101010101 010101010101010101010101010101 010101010101010101010101010101 010101010101010101010101010101 010101010101010101010101010101 欢迎来到数字世界 一 数字电路与模拟电路 模拟信号 随时间连续变化的信号 模拟电路 处理模拟信号的电路 数字信号 不随时间连续变化的脉冲信号 数字电路 处理数字信号的电路 模拟电路与数字电路的区别所处理的信号不同 研究电路的着重点不同 晶体管的工作状态不同 返回 二 集成数字电路的简介 小规模集成电路 SSI 1 10门 片或10 100元件 片 中规模集成电路 MSI 10 100门 片或 1000元件 片 大规模集成电路 LSI 100 1000门 片或 10万元件 片 超大规模集成电路 VLSI 1000门 片或 10万元件 片 返回 三 数字电路的脉冲信号 脉冲宽度tP 前后沿之间的时间间隔 正脉冲 负脉冲 脉冲幅度A 脉冲变化最大值 脉冲周期T 脉冲频率f f 1 T 脉冲前沿 正脉冲的上升沿或负脉冲的下降沿 脉冲后沿 正脉冲的下降沿或负脉冲的上升沿 前沿 后沿 返回 四 晶体管的开关作用 1 二极管 UA UB UA UB Ui UiH UCC VD截止 Uo UCC UoH Ui UiL 0 VD导通 Uo 0 UoL 返回 例1 理想二极管组成电路如图 已知UA 0 UB 3V 试求输出电压UF UA 0 UB 3V UB UA 3V VDB率先导通 UF UB 3V VDA截止 解 返回 2 晶体管 VT 当Ui 0 5V时 VT截止 iB iC 0 Uo UCC UoH 当Ui 0 5V iB IBS UCC RC Uo UoL 0 3V BE BC正偏 VT饱和 当0 iB IBS VT放大 返回 只要用Ui的高 低电平控制三极管 使之工作在截止 饱和状态 就可以控制它的开关状态 并可在输出端得到高低电平 开关合向a IB 5 RB1 5 500mA 0 01mA UB 0 IBS 15 RC 15 100 5mA 0 03mA 0 IB IBS T处于放大状态 例2 三极管组成电路如图 已知 100 RB1 500k RB2 50k RC 5k 试求开关S合向a b c时三极管所处的状态 UBE 0 开关合向b IB 5V RB2 5V 50mA 0 1mA UB 0 IBS 15V RC 0 03mA IB IBS VT处于饱和状态 解 开关合向c IB 0IC 0VT处于截止状态 返回 例3 三极管组成电路如图 R1 5 1k R2 20k RC 2k EC 10V 30 试求Ui分别为0V 5V时输出Uo的值 并指出三极管所处的状态 UBE 0 7V 解 UI 0 相当于接地 UBE 0IB 0IC 0 VT处于截止状态 Uo EC 10V Ui 5V IBS EC RC 10 30 2mA 0 167mA IB I1 I2 0 308mA IB IBS VT处于饱和状态 Uo 0 3V 返回 返回 五 MOS管的开关作用 当Ui UT时 VF为关态 iDS 0 Uo UDD UoH 当Ui UT iDS UDD RD rDS Uo UoL 0V VT为关开态 RD rDS为导通时的漏源电阻 rDS RDuDS 0V 第二节数制与码制 数制数制转换十进制代码 返回 一 数制 数字电路中常用的是二进制数 当二进制数表示数量大小时 它们可以进行数值运算 称这种运算为算术运算 当二进制数0 1表示两种不同的逻辑状态时 它们可以按照指定的某种因果关系进行运算 称这种运算为逻辑运算 返回 返回 二 数制转换 1 十进制整数与r进制之间的转换 将给定的十进制数除以基数r 余数便是等值的r进制数的最低位 将上一步的商再除以基数r 余数便是等值的r进制数的次低位 重复上步骤 直到最后得到的商等于0 例1 将十进制数6转换成二进制数 6 3 2 2 1 0 1 6 10 110 2 返回 2 r进制与十进制之间的转换 将r进制的每位数按权展开相加 例2 将二进制数1010转换为十进制数 1010 2 1 23 1 21 10 10 10 三 十进制代码 返回 第三节基本逻辑关系及其门电路 与门或门非门与非门和或非门 返回 条件与结果的关系称为逻辑关系 用以实现基本逻辑关系的电子电路称为门电路 基本逻辑关系 与 或 非 相对应的基本门电路 与门 或门 非门 门电路用二值逻辑中的 0 1 分别表示高低电平 正逻辑 负逻辑 返回 一 与门 与逻辑 只有决定事物结果的各种条件 A B 同时具备时 结果 F 才会发生 这种逻辑叫做与逻辑 与门电路 输入量作为条件 输出量作为结果 输入 输出之间满足与逻辑的电路 返回 0 30 3 0 33 30 3 33 0 3 0 3 0 3 3 与门真值表 真值表 能够完整的表达输入与输出间所有可能逻辑关系的表格 有n个输入端 就有2n种组合 0 0 0 1 有0出0全1出1 返回 与门逻辑符号及表达式 F A B 例1 有一条传输线 用来传送连续的方波信号 现在要求增设一个控制信号 使得方波在某种条件下才能送出 试问如何解决 解 控制信号为0时 输出为0 门关闭 控制信号为1时 输出为方波 门打开 返回 二 或门 或逻辑 决定事物结果的各种条件 A B 只要有任意一个具备时 结果 F 就会发生 这种逻辑叫做或逻辑 或门电路 0 30 3 0 33 30 3 33 0 3 3 3 3 返回 0 1 1 1 或门真值表 有1出1全0出0 或门逻辑符号及表达式 F A B 返回 例2 图示电路为保险柜的报警电路 保险柜的两层门上各装有一个开关S1和S2 门关上时 开关闭合 当任一层门被打开时 报警灯亮 试分析工作原理 解 A 0 B 0 F 0报警灯不亮 任一层门被打开时 相对应的开关断开 A 1 B 0 A B F 故F 1 报警灯亮 两层门都关上时 返回 三 非门 非逻辑 决定事物结果的条件A具备时 结果F就不会发生 这种逻辑叫做非逻辑 非门电路 0 3 3 3 0 3 返回 0 1 非门逻辑符号及表达式 非门真值表 返回 四 与非门和或非门 与非门 或非门 返回 例3 二极管门电路如图 试分析Z与A B C D之间的逻辑关系 解 Z A B Z C D Z A B C D 返回 A B F1 例4 已知与门 或门输入端A B C的波形 试画出输出波形 C F2 返回 第四节TTL集成门电路 TTL与非门集电极开路非门 OC门 三态门 TSL 返回 一 TTL与非门 电路结构 VT1 多发射极晶体管 返回 TTL与非门的输入电压与输出电压之间的关系曲线称为电压传输曲线 输出高电平UOH和输出低电平UOL UOH 3 6VUOL 0 3V 规定UOH 2 4VUOL 0 4V 开门电平UON和关门电平UOFF 输出为低电平时 称为开门 输出为高电平时 称为关门 电压传输特性及主要参数 返回 UON 在额定负载下 使输出电平达到标准低电平的输入电平的最小值 UOFF 空负载时 使输出电平达到标准高电平的输入电平的最大值 UON UOFF反映TTL与非门的抗干扰能力 UON与UOFF越接近 抗干扰能力越强 与非门的开关性能越好 扇出系数N 即带负载能力 表示TTL与非门输出端最多能带同类与非门的个数 一般N 8 返回 平均传输延迟时间tpd tpd表示门电路的开关速度 Ui Uo tpd1 导通延迟时间 tpd2 截止延迟时间 返回 常用TTL与非门集成电路 返回 二 集电极开路非门 OC门 返回 1 电路结构 逻辑符号 2 OC门的主要特点 实现 线与 线与 指的是把若干个门的输出端并联地接在一起 实现多个信号之间与的逻辑关系 返回 可以直接驱动较大电流的负载 三 三态门 TSL 返回 三态门的输出端除了有高 低电平之外 还有第三种状态 即高阻状态 逻辑符号 E 1时 输出实现与非的逻辑关系 E 0时 输出端处于高阻状态 返回 三态门可以把若干个门的输出接到同一公用总线上进行选择 只要使使能端E1 E2 E3在时间上互相错开 这样就可以用同一公用总线分时地传送不同数据 每一时刻最多只有一个三态门接到总线上 其余各门均处于高阻悬空状态 第五节MOS门电路 NMOS门电路CMOS门电路 返回 返回 一 NMOS门电路 1 NMOS 非 门电路 0 导通 截止 1 1 导通 0 返回 2 NMOS 与非 门电路 1 1 0 导通 导通 导通 0 1 截止 截止 返回 3 NMOS 或非 门电路 F UDD VF3 A VF1 B VF2 导通 0 0 0 截止 截止 1 导通 1 返回 二 CMOS门电路 例如 CMOS 非 门电路 CMOS电路是在MOS电路的基础上发展起来的一种互补对称场效应管集成电路 也有非门 与非门 或非门 三态门等等 目前应用得最多 P沟道 N沟道 互补对称管 返回 1 CMOS门电路和NMOS门电路的比较 CMOS门电路的功耗很低 每门静态功耗只有0 01mW TTL每门功耗约10mW 由于输出低电平约为零伏 输出高电平约为UDD 因此 输出幅度加强了 可以取用较低的电源电压 5 15V 这有利于和TTL或其它电路连接 返回 2 CMOS传输门 TG 逻辑符号 传输门接通A B 传输门断开 CMOS传输门可实现信号的可控传输 第六节电平转换及接口电路 晶体管接口电路集成接口电路光耦合及其接口电路 返回 一 晶体管接口电路 返回 晶体管电路可作CMOS和TTL之间的接口 使用晶体管接口电路时 应考虑到接口本身的反相作用 返回 二 集成接口电路 七路达林顿驱动矩阵 5G1413 A 1B 0A 0B 1 返回 三 光耦合及其接口电路 1 光耦合器件 光耦合器是将发光器件与光电接收器件组合在一起 它是以光作为媒体把输入端的电信号耦合到输出端 光耦合器件可以进行电 光 电信号的变换 A A 特点 输入和输出之间的电绝缘好 抗干扰能力强 返回 返回 2 光电耦合接口电路 在计算机应用系统中 普遍采用光耦合器作为接口 以实现输入输出设备与主机之间的隔离 开关 匹配 抗干扰等 第七节逻辑代数的基本公式和基本定律 基本定律重要规则 返回 一 基本定律 基本运算规则 0 A 0 1 A A 0 A A 1 A 1 A A A A A A 交换律 A B B A A B B A 结合律 ABC AB C A BC A B C A B C A B C 返回 分配律 A B C AB AC A B C A B A C 吸收律 A AB A A A B A 反演律 摩根定理 返回 证明 返回 二 重要规则 代入规则 任何一个含有变量A的等式 如果将所有出现A的位置都代之以一个逻辑函数 则等式仍然成立 B A C BA BCB A D C B A D BC BA BD BC 返回 反演规则 求一个逻辑函数F的非函数时 可以将F中的与 换成或 或 换成与 再将原变量换成非变量 非变量换成原变量 1换成0 0换成1 所得的逻辑函数式就是 变换时保持先与后或的顺序 对偶规则 一个逻辑函数F 如果将F中的与 换成或 或 换成与 再将1换成0 0换成1 所得的逻辑函数式就是F的对偶式 记作F 返回 例 利用摩根定理将下列逻辑函数转换成独立变量 反之利用摩根定理将下列逻辑函数转换成与非式 返回 第八节逻辑函数的标准形式和化简方法 逻辑函数的标准形式逻辑函数的代数化简法逻辑函数的卡诺图化简法 返回 一 逻辑函数的标准形式 设A B C是三个逻辑变量 由这三个逻辑变量可以构成若干个乘积项 其中有一类乘积项是 这八个乘积项的特点是 每项都只有三个因子 每个变量都是它的一个因子 每一变量都以原变量或反变量的形式各出现一次 返回 最小项之和 在n变量逻辑函数中 若mi为包含n个因子的乘积项 而且这n个变量均以原变量或反变量的形式在mi中出现一次 则称mi为该组变量的最小项 显然最小项具有如下性质 输入变量某一取值的情况下 必有且只有一个最小项的值为1 任意两个最小项之积为0 全体最小项之和为1 具有相邻性的两个最小项之和可以和并成一项并消去一个因子 返回 若两个最小项仅有一个因子不同 则称这两个最小项具有相邻性 一般n个变量有2n个最小项 如三变量 最小项有8个 如下表 返回 m1 m3 m6 m7 m 1 3 6 7 如F m3 m5 m6 m7 m 3 5 6 7 返回 2 最大项之积 在n变量逻辑函数中 若Mi为包含n个因子之积 而且这n个变量均以原变量或反变量的形式在Mi中出现一次 则称Mi为该组变量的最大项 一般n个变量有2n个最大项 如三变量 显然最大项具有如下性质 输入变量某一取值的情况下 必有且只有一个最小项的值为1 返回 返回 任意两个最大项之和为0 全体最大项之积为1 返回 3 最小项和最大项的关系 mi和Mi互补 以m个最小项之和表示一个函数F 其反函数可以用M个最大项之积表示 二 逻辑函数的代数化简法 并项法 例1 吸收法 返回 配项法 如 例2 证明 返回 例3 化简 例4 化简 返回 三 逻辑函数的卡诺图化简法 1 卡诺图 卡诺图是逻辑函数的一种图形表示 卡诺图具有逻辑相邻性和循环相邻性 返回 2 卡诺图的画法 根据真值表画卡诺图 0 1 1 1 根据最小项画卡诺图 1 1 1 1 返回 例5 画出下列逻辑函数的卡诺图 F m 0 3 7 9 11 12 14 F 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 返回 例6 1 1 1 1 F1 F2 0