华南理工大学数字电子技术试卷精华版全集.doc

.1).8421BCD码100100110100对应的十进制数是:（*知识点：BCD码）(A)2356 (B)934 (C)4712 (D)23552).n个变量可组成多少个最小项?（*知识点：最小项）(A)n (B)2n (C)2n (D)2n-13)已知函数F的卡诺图如图1-1, 试求其最简与或表达式（*知识点：卡诺图化简） 4)如果在时钟脉冲CP=1期间, 由于干扰的原因使触发器的数据输入信号经常有变化,此时不能选用什么结构的触发器?（* 知识点：主从结构触发器的动作特点）(A)TTL 主从 (B)边沿 (C)维持阻塞 (D)同步RS5)已知函数,该函数的反函数是(*知识点：求反函数) 6)为构成10244的RAM, 需要多少片2561的RAM?（* 知识点：RAM的扩展）(A)16 (B)4 (C)8 (D)127)欲得到一个频率高度稳定的矩形波, 应采用什么电路（*知识点：石英晶体多谐振荡器）(A) 计数器 (B)单稳态触发器(C)施密特触发器 (D)石英晶体多谐振荡器8)若将一个频率为10KHZ的矩形波变换成一个1KHZ的矩形波, 应采用什么电路?（* 知识点：计数器的分频功能）(A)T触发器 (B)十进制计数器(C)环形计数器 (D)施密特触发器9)一个八位D/A转换器的最小输出电压增量为0.02V, 当输入代码为01001100时, 输出电压VO为多少伏?（* 知识点：D/A转换器）(A)0.76V (B)3.04V (C)1.40V (D)1.52V 10) 对于TTL门电路来说，下列各图哪个是正确的?( * 知识点：TTL门电路)二. 分析题.1. 逻辑电路及输入端CP、D的波形如图2-1, 设Q0=Q1=Q2=0(10分)（* 知识点：移位寄存器）(1) 试画出在CP、D作用下,输出端Q0、Q1、Q2的波形;(2) 说明电路的逻辑功能.2. 由555定时器构成的单稳态电路如图2-2, 试回答下列问题(15分)（* 知识点： 555定时器）(1) 该电路的暂稳态持续时间two=?(2) 根据two的值确定图2-2中, 哪个适合作为电路的输入触发信号, 并画出与其相应的VC和VO波形. 555定时器功能表4脚6脚2脚3脚7脚00导通12/3VCC1/3VCC0导通11/3VCC不变不变12/3VCC2/3VCC2/3VCC1/3VCC0导通11/3VCC不变不变12/3VCC2/3VCC1/3VCC1截止答案(1)two=1.1RC=36.3s (2)Vi2适合作为单稳态电路的输入触发脉冲三. 设计题:1. 已知函数, 试用以下几种组件实现电路(15分)（* 知识点： 用MSI进行组合逻辑电路的设计）(1) 八选一数据选择器(2) 四线-十六线译码器和多输入端与非门.答案: (1) 令A2=A A1=B A0=C, 则D7=D6=D5=D3=1, D4=D2=D1=D0=0 (2)2. 试用JK触发器设计一个同步时序电路, 其状态转换如表3-1. 要求画出卡诺图,求状态方程、驱动方程,画出逻辑电路图.(15分)（* 知识点： 同步时序电路的设计） 表3-1Q2n Q1n X 0 1 Q2n+1 Q1n+10 00 11 01 1 0 1 0 0 0 1 0 0 1 1 1 0 0 0 0 1答案:卡诺图: 状态方程:驱动方程:逻辑电路图:数字电子技术试卷（注：红色部分为答案）一、填空（20分）1. 数制转换：(8F)16 = ( 143 )10= ( 10001111 )2 = ( 217 )8。(3EC)H = ( 1004 )D，(2003) D = (11111010011)B = ( 3723)O。2. 有一数码10010011，作为自然二进制数时，它相当于十进制数 147 ，作为8421BCD码时，它相当于十进制数 93 。3. 已知某函数，该函数的反函数= 4. 如果对键盘上108个符号进行二进制编码，则至少要 7 位二进制数码。5. 在TTL门电路的一个输入端与地之间接一个10KW电阻，则相当于在该输入端输入 高 电平；在CMOS门电路的输入端与电源之间接一个1KW电阻，相当于在该输入端输入 高 电平。6TTL电路的电源电压为 5 V， CMOS电路的电源电压为 318 V 。7. 74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为 10111111 。 8. 一个10位地址码、8位输出的ROM，其存储容量为 8K 或213 。9将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有 11 根地址线，有 16 根数据读出线。10 .能够实现“线与”的TTL门电路叫 OC门 ，能够实现“线与”的CMOS门电路叫 OD门。二、完成以下要求。（8分）1. 要实现Y=A+B的逻辑关系，请正确连接多余端。(b)(a)1&AB5VYAB5VY（a）多余端接电源或与A或B接在一起 （b）多余端接地或与A或B接在一起2. 写出下图的逻辑表达式。ABENY&=C三、用代数法将下列函数化简为最简与或表达式。（9分）1. ；= B2. = 3 = 1四、用卡诺图法化简函数，写出它们的最简与或表达式。 （9分）1.；Y1= 3.，约束条件AB+BC=0;Y2 = 4. = 五、请根据题图和题表， 完成以下要求： （7分）1、按表1栏的要求, 图中完善F1F5的逻辑符号，并按图中的逻辑符号将F6F7的名称填入相应位置；2、 表2栏中填入各输出端的逻辑表达式；3、 ABCD = 1001，将各输出值填入表3栏中。ABCDF1 F2 F3 F4 F5 F6 R F7& & 1 =1 =11&VCCF1F2F3F4F5F6F71与非门或非门异或门同或门与或非门OC或OD三态门2略略略略略略略31010000六、用四选一数据选择器74LS153设计一个3变量的多数表决电路。（10分）1/2 74LS153D3 D2 D1D0 A1 A0 ST Y1 C A B过程略七、用集成二进制译码器74LS138和与非门构成全加器。(10分)Si CiY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A0 A1 A2 STB STC STA& &1Ci-1 Bi Ai八、请画出题图电路的Q0、Q1的输出波形，假设初始状态皆为0。（8分）CPAQ0Q11JC11K1JC11KQ0 Q111CPA(过程略)九、分析用集成十进制同步可逆计数器CT74LS192组成的下列计数器分别是几进制计数器。CT74LS192的CR为异步清零端（高电平有效），为异步置数控制端（低电平有效），CPU、CPD为加、减计数脉冲输入端（不用端接高电平），和分别为进位和借位输出端。（8分）(a) (b)（a）为6进制加计数器； （b）为23进制加计数器十、写出由ROM所实现的逻辑函数的表达式。(8分)111ABCY1Y2十一、请指出下列555电路的名称。（4分）（施密特触发器） （ 多谐振荡器）期末考试试卷二 一、填空（每空1分，计20分） 1、计数器按增减趋势分有 、 和 计数器。 2、TTL与非门输入级由 组成。两个OC门输出端直接接在一起称为 。 3、在TTL与非门，异或门，集电级开路门，三态门中，为实现线与逻辑功能应选用 ，要有推拉式输出级，又要能驱动总线应选用 门。 4、一个触发器可以存放 位二进制数。 5、优先编码器的编码输出为 码，如编码输出A2A1A0=011，可知对输入的 进行编码。 6、逻辑函数的四种表示方法是 、 、 、 。 7、移位寄存器的移位方式有 ， 和 。 8、同步RS触发器中，R，S为 高 电平有效，基本RS触发器中R，S为 底 电平有效。9、常见的脉冲产生电路有 多谐振荡器 二.判断题：（每题1分，共10分）1、对于JK触发器J=K=1时，输出翻转。 （ ）2、一个存储单元可存1位2进制数。 （ ）3、同一CP控制各触发器的计数器称为异步计数器。 （ ）4、对MOS门电路多余端不可以悬空。 （ ）5、函数式F=ABC+AB+AC= （3、5、6、7） （ ）6、JK触发器的输入端J悬空，相当于J=1。 （ ）7、时序电路的输出状态仅与此刻输入变量有关。 （ ）8、一个触发器能存放一位二进制数。 （ ）9、计数器随CP到来计数增加的称加计数器。 （ ）10、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（ ）三、选择题（每题1分，共10分）1、对于MOS门电路，多余端不允许（ ） A、悬空 B、与有用端并联 C、接电源 D、接低电平2、右图表示（ ）电路，图表示（ ）电路、与门 、或门、非门 、与非门、卡诺图、表示的逻辑函数最简式分别为（ ）和（ ） A、F=+ B、F=B+D C、F=BD+ D、F=BD+4、逻辑电路如图，函数式为（ ）A、 F=+ B、 F=+ C、 F=+C D、F=A+B C5、一位8421BCD码计数器至少需要 个触发器。BA.3 B.4 C.5 D.106、下列逻辑函数表达式中与F=A+B功能相同的是（ ）A A、 B、 C、 D、7、施密特触发器常用于（ ） A、脉冲整形与变换 B、定时、延时 C、计数 D、寄存8、施密特触发器的输出状态有 A、一个稳态、一个暂态 B、两个稳态 C、只有一个稳态 D、没有稳态 四、逻辑函数化简（10分） 1、 用公式法化简下列函数F=AD+C+B+A(B+)+BC+ ADE 2、用卡诺图法化简下列函数 F= (1、3，8，9，10，11，14，15)五、画波形图（共5分） 1、边沿型 JK 触发器的输入波形如图所示，画出 Q 端的波形。设触发器的初始状态为“ 1 ”。 六、分析设计题（共25分）1.分析右图8选1数据选择器的构成电路，写出其逻辑表达式。（5分） 2.试用74LS138和适当门电路实现逻辑函数L（A、B、C）=（0、2、3、4、7） （10分）3.分别用方程式、状态转换图表示如图所示电路的功能。 （10分）七、数制转换 （每空2分，共10分） （1）、（1100011.011）2=( )16=( )8 （2）、 (100001)2= ( )10 （3）、（156）10=( )2=( )8421BCD八、下图是 555 定时器构成的施密特触发器，已知电源电压 V CC =12V ，求： 1.电路的 V T+ ， V T- 和T 各为多少？ 2. 如果输入电压波形如图，试画出输出 v o 的波形。 3. 若控制端接至 +6V ，则电路的V T+ ， V T- 和T各为多少？ （10分）答案一、填空题1、加法计数器、减法计数器、加/减计数器2.多发射极三极管和电阻、线与3. 集电级开路门、三态门4.15.二进制码 十进制数36.逻辑表达式 逻辑图 真值表 卡诺图7.左移 、右移 双向移位8.高 低9.多谐振荡器二、判断题：1. 2. 3. 4. 5. 6 7. 8. 9. 10.三、选择题1.A 2.A B 3. C B 4.A 5.B 6.A 7.A 8.B 四、逻辑函数化简 1.F=A+C+B 2.F=A+AC+D五、画波形图六、分析设计题1. F=+C+BD+BCD+A+ ABD+ ABC =+C+B+AD+ ABC2. 3. 输出方程：Y=驱动方程：J0=1 =状态方程：画状态转换表可得状态转换图如图所示。现态次态输出 Y0 00 11 01 10 11 01 1 0 00001电路为同步四进制计数器七、数制转换 （1）、（1100011.011）2=( 63.6 )16=( 143.3 )8 （2）、 (100001)2= (33)10 （3）、（156）10=( 10011100 )2=( 101010110 )8421BCD八、1.VT+=8(V)VT-=4(V)T =VT+-VT-=4(V) 3. VT+=6(V)VT-=3(V)T =VT+-VT-=3(V) 一、填空（每空1分，计20分） 1、触发器有 个稳态，存储8位二进制信息要 个触发器。 2、在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 ，触发方式为 式或 式的触发器不会出现这种现象。 3、常见的脉冲产生电路有 ，常见的脉冲整形电路有 、 。 4、数字电路按照是否有记忆功能通常可分为两类： 、 。 5、TTL与非门电压传输特性曲线分为 区、 区、 区、 区。 6、寄存器按照功能不同可分为两类： 寄存器和 寄存器。 7、逻辑代数的三个重要规则是 、 、 。 8、逻辑函数F= 二。判断题：（每题1分，共10分）1、逻辑变量的取值，比大。 （ ）/2、一个存储单元可存1位2进制数。 （ ）3、若两个函数具有不同的真值表，则两个逻辑函数必然不相等。 （ ）4、对MOS门电路多余端不可以悬空。 （ ）5、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（ ）6、JK触发器的输入端J悬空，相当于J=1。 （ ）7、时序电路的输出状态仅与此刻输入变量有关。 （ ）/8、三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ）/9、与非门的逻辑功能是：有0出1，全1出0。 （ ）10、施密特触发器能作为幅值鉴别器。 （ ）三、选择题（每题1分，共10分）1、对于MOS门电路，多余端不允许 A、悬空 B、与有用端并联 C、接电源 D、接低电平2、一个8选1多路选择器，输入地址有 ，16选1多路选择器输入地址有 。 A、2位 B、3位 C、4位 D、8位3. 同步计数器和异步计数器比较，同步计数器的显著优点是 。A A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。4. 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。D A.4 B.5 C.9 D.205. 下列逻辑电路中为时序逻辑电路的是 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器C6、下列逻辑函数表达式中与F=A+B功能相同的是 A、 B、 C、 D、7、施密特触发器常用于 A、脉冲整形与变换 B、定时、延时 C、计数 D、寄存8、单稳态触发器的输出状态有 A、一个稳态、一个暂态 B、两个稳态 C、只有一个稳态 D、没有稳态9.一位8421BCD码计数器至少需要 个触发器。BA.3 B.4 C.5 D.10四、逻辑函数化简（10分）1、用公式法化简下列函数F=A（B+）+（+C）+BCDE+（D+E）F2、用卡诺图法化简下列函数F= m (0，1，2，3，4，6，7，8，9， 10，11， 14)五、画波形图（每题5分，共10分） 1、如图（ a ）所示逻辑电路，已知 CP 为连续脉冲，如图（ b ）所示，试画出 Q 1 ， Q 2 的波形。 2、已知各逻辑门输入 A 、 B 和输出 F 的波形如下图所示写出 F 的逻辑表达式并画出逻辑电路。 六、综合设计题（每题10分，共20分）1 、设计一个故障显示电路，要求： （1）两台电机同时工作时F1 灯亮 （2）两台电机都有故障时F2 灯亮（3）其中一台电机有故障时F3 灯亮。2、试分析下图为几进制计数器 七、数制转换（10分） （1）、（11110.110）2=( )10=( )8 （2）、( 10010011 )8421BCD=（ ）10 （3）、（45.378）10=( )2八、图（ a ）是 555 定时器构成的单稳态电路。 已知： R = 3.9k， C = 1 ， v i 和 v c 的波形见图（ b ）。 1. 对应画出 v o 的波形。 2.估算脉宽 T w 的数值。 答案一、填空题1. 2 82. 空翻 主从式 边沿式3. 多谐振荡器 单稳态触发器 施密特触发器4. 组合逻辑电路 时序逻辑电路5. 饱和区 转折区 线性区 截止区6、移位 数码7、代入规则 对偶规则 反演规则8、0二、判断题：1. 2. 3. 4. 5. 6 7. 8. 9. 10.三、选择题1.C 2.D 3. A 4.A 5. C 6.B 7.C 8.D 9.B 10.C四、逻辑函数化简1.F=BC+ A+ 2.F= B+C+C五、画波形图1.2.（a）F=AB (b) F=A+B六、综合设计题1.真值表：ABF1F2F300010010011000111100逻辑表达式：F1= ABF2=F3= B+A =AB2. 输出方程：Y=驱动方程：J0=1 =状态方程：画状态转换表可得状态转换图如图所示。现态次态输出 Y0 00 11 01 10 11 01 1 0 00001电路为同步四进制计数器七、数制转换（10分） （1）、（11110.110）2=( 30.75 )10=( 36.6)8 （2）、( 10010011 )8421BCD=（93 ）10 （3）、（45.378）10=( 101101.011000001)2八、1. 波形见右图 2. T w=1.1RC=4.29ms期末考试卷（四）一、 填空题 （每小题1分，共计20分）1. 常用的BCD码有 、 、 、 等。常用的可靠性代码有 、 等。 2.逻辑函数的四种表示方法是 、 、 、 。3.TTL与非的VOFF称为 ，VON称为 4、触发器有两个互补的输出端Q、，定义触发器的1状态为 ，0状态为 ，可见触发器的状态指的是 端的状态。5、一个触发器可以记忆 位二进制代码，四个触发器可以记忆 位二进制代码。6、主从JK触发器的特性方程 。7、施密特触发器 是将 变为矩形波输出。8、DAC是将 的电路。二、选择题（每题1分，共10分）1.下面各图中输出为高电平的是 . 。2.在何种输入情况下，“与非”运算的结果是逻辑0。 A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是13. 逻辑函数F= = 。A.B B.A C. D. 4. 为实现将JK触发器转换为D触发器，应使 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=5. 边沿式D触发器是一种 稳态电路。A.无 B.单 C.双 D.多6. 多谐振荡器可产生 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波7. 八路数据分配器，其地址输入端有 个。A.1 B.2 C.3 D.4 8. 8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。A.1 B.2 C.4 D.89、一位8421BCD码计数器至少需要 个触发器。A.3 B.4 C.5 D.1010、一个16选1多路选择器输入地址有 A、2位 B、3位 C、4位 D、8位三、判断题（每题1分，共10分）1. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（ ）2.格雷码具有任何相邻码只有一位码元不同的特性。（ ）3. 若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ ）。4. 三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ）5. 一般TTL门电路的输出端可以直接相连，实现线与。（ ）6. D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ）7. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ）8. 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（ ）9. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ）10. 编码与译码是互逆的过程。（ ）四、化简题（每小题5分，共计10分）1、用代数法化简下列逻辑函数成为最简“与或”式 F=A+ BD+DCE + D2、用卡诺图化简下列逻辑函数成为最简“与或”式 F（A，B，C，D）=m（0，1，4，9，12，13）+d（2，3，6，7，8，10、11、14）五、画波形图（每题5分，共10分）1.根据逻辑图，写出逻辑函数,并画出Y的波形。 （10分）2.如图（a）所示逻辑电路，已知 CP 为连续脉冲，如图（b）所示，试画出 Q 1 ， Q 2 的波形。 六、综合设计题（每题10分，共20分）1.用八选一选择器设计一个组合逻辑电路，起输出逻辑表达式为。Y=A+B + 2.用74LS161构成七进制计数器。 74LS161功能表CRLDCTPCTTCPD0D1D2D3Q0Q1Q2Q3LXXXXXXXXL L L LHLXXD0D1D2D3D0 D1 D2 D3HHHHXXXX计 数HHLXXXXXX保 持HHXLXXXXX保 持七、数制转换 （每空2分，共10分）1. （0.742）10 =( ) 22. (11001.01 )2=( ) 103. （6DE.C8）16 =( ) 2 = ( ) 84 （10010011）8421NCD=( ) 10八、用555定时器构成施密特触发器，若电源电压为5伏，试求VT+、VT-的值。（10分）答案一、填空题1. 8421BCD码、2421BCD码、5421BCD码、余三码、格雷码、奇偶校验码2. 逻辑表达式 真值表 逻辑图 卡诺图3. 关门电压 开门电压4. Q=1、=0 Q=0、=1 Q5. 1 46. 7.三角波、正弦波等变化缓慢的波形8.二进制代码转换成相应模拟电压二、选择题1.C 2.D 3. A 4. A 5. C 6.B 7.C 8.D 9.B 10.C三、判断题1. 2. 3. 4. 5. 6. 7. 8. 9. 10.四、化简题1. F=A+ D2. F（A，B，C，D）= + + A五、画波形图1.Y=AB=AC2.六、综合设计题:1.Y= +B+BC+A+AC+AB2.利用74LS161的同步置数功能构成七进制计数器。七、数制转换 1. （0.742）10 =(0.101111) 22. (11001.01 )2=( 25.375) 103. （6DE.C8）16 =( 11011011110.11001000 ) 2 = (3336.62 ) 8=4 （10010011）8421NCD=( 93) 10八、VT+=3.34(V)VT-=1.67(V)试题五一、填空题（每空1分，共20分）1.分析数字电路的主要工具是 ，数字电路又称作 。2.逻辑代数的三个重要规则是 、 、 。3.TTL与非门电压传输特性曲线分为 区、 区、 区和 区。4.常见的脉冲产生电路有 ，常见的脉冲整形电路有 、 。5. 时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。6. 为了实现高的频率稳定度，常采用 石英晶体振荡器；单稳态触发器受到外触发时进入 态。7.对于共阳接法的发光二极管数码显示器，应采用 电平驱动的七段显示译码器。8. 在进行A/D转换时，常按下面四个步骤进行， 、 、 、 。二、选择题（每题1分，共10分）1. 当逻辑函数有n个变量时，共有 个变量取值组合？ A. n B. 2n C. n2 D. 2n2.逻辑函数F= = 。A.B B.A C. D. 3. 一位八进制数可以用（ ）位二进制数来表示。A. 2 B. 3 C. D. 164. 以下电路中常用于总线应用的有 。A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门5.对于TTL与非门闲置输入端的处理，下列说法错误的是 。A.接电源 B.通过电阻3k接电源 C.接地D.与有用输入端并联6.对于D触发器，欲使Qn+1=Qn，应使输入D= 。A.0 B.1 C.Q D.7. N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N8.石英晶体多谐振荡器的突出优点是 。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭9. 若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.5010. 在下列逻辑电路中，不是组合逻辑电路的有 。A.译码器 B.编码器 C.全加器 D.寄存器三、判断题（每题1分，共10分）1. 格雷码具有任何相邻码只有一位码元不同的特性。（ ）2.逻辑变量的取值，比0大。（ ）。3异或函数与同或函数在逻辑上互为反函数。（ ）4. RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（ ）5.石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（ ）6. 数据选择器和数据分配器的功能正好相反，互为逆过程。（ ）7.时序电路不含有记忆功能的器件。（ ）8. 计数器的模是指对输入的计数脉冲的个数。（ ）9.利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（ ）10. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ ）四、化简（每题5分，共10分）1.用代数法化简函数：F=2. 用卡诺图化简函数：Y=A+BCD +D+ A+BD五、画波形图（每题5分，共10分）1.TTL边沿 JK 触发器的输入波形如图所示，画出 Q 端的波形。设触发器的初始状态为“ 0 ”。 2. 对应于图（ a ）、（ b ）所示的各种情况，分别画出输出 Y 的波形。六、综合设计题（每题10分，共20分）1.写出图中所示组合电路输出函数F的表达式，列出真值表，分析逻辑功能。2.分析下图时序电路的逻辑功能，写出电路驱动方程、状态方程，画出状态转换图。 七、数制转换 （每空2分，共10分） 1.(11001011.101) 2=( ) 8=( ) 16=( ) 102. (111000 ) 8421BCD=( ) 103. (45.378 ) 10= ( ) 2八、下图是 555 定时器构成的施密特触发器，已知电源电压 V CC =12V ，求： 1. 电路的 V T+ ， V T- 和 V T 各为多少？ （共10分）2.如果输入电压波形如图，试画出输出 v o 的波形。 3.若控制端接至 +6V ，则电路的 V T+ ， V T- 和 V T 各为多少？ 答案一、填空题1. 逻辑代数、逻辑电路2. 代入规则 对偶规则 反演规则3.饱和区 转折区 线性区 截止区4. 多谐振荡器 单稳态触发器 施密特触发器5. 同步 异步6.石英晶体 暂稳态7.低电平8.采样 保持 量化 编码二、选择题1.D 2.A 3