状态机-自动售货机.ppt

1 状态机设计 自动售货机 2 5 1状态机设计相关语句 5 1 1类型定义语句 TYPE数据类型名IS数据类型定义OF基本数据类型 或TYPE数据类型名IS数据类型定义 TYPEst1ISARRAY 0TO15 OFSTD LOGIC TYPEweekIS sun mon tue wed thu fri sat TYPEm stateIS st0 st1 st2 st3 st4 st5 SIGNALpresent state next state m state TYPEBOOLEANIS FALSE TRUE 3 5 1状态机设计相关语句 5 1 1类型定义语句 TYPEmy logicIS 1 Z U 0 SIGNALs1 my logic s1 Z SUBTYPE子类型名IS基本数据类型RANGE约束范围 SUBTYPEdigitsISINTEGERRANGE0to9 4 5 1状态机设计相关语句 5 1 2状态机的优势 1 状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点 2 由于状态机的结构相对简单 设计方案相对固定 3 状态机容易构成性能良好的同步时序逻辑模块 4 与VHDL的其他描述方式相比 状态机的VHDL表述丰富多样 程序层次分明 结构清晰 易读易懂 在排错 修改和模块移植方面也有其独到的好处 5 在高速运算和控制方面 状态机更有其巨大的优势 6 高可靠性 5 5 1状态机设计相关语句 5 1 3状态机结构 1 说明部分 ARCHITECTURE ISTYPEFSM STIS s0 s1 s2 s3 SIGNALcurrent state next state FSM ST 6 5 1状态机设计相关语句 5 1 3状态机结构 2 主控时序进程 图5 1一般状态机结构框图 7 5 1状态机设计相关语句 5 1 3状态机结构 3 主控组合进程 4 辅助进程 8 状态机 StateMachine 是一类很重要的时序电路 是很多数字电路的核心部件 是大型电子设计的基础 状态机相当于一个控制器 它将一项功能的完成分解为若干步 每一步对应于二进制的一个状态 通过预先设计的顺序在各状态之间进行转换 状态转换的过程就是实现逻辑功能的过程 状态机设计 自动售货机 9 图1一般状态机结构框图 10 要求 货物单价1 5元 有1元和0 5元两种硬币 每次投入一枚硬币 机器能找零 自动售货机 11 状态机设计 自动售货机 12 1 需求分析 货物单价 1 5元两种硬币 1元或0 5元每次可投入一枚硬币可以输出货物也可能找零 投币口 找零口 出货口 自动售货机的VHDL设计 要求 13 1 需求分析 货物单价 1 5元两种硬币 1元或0 5元每次可投入一枚硬币可以输出货物也可能找零 自动售货机的VHDL设计 要求 三种输入 0元 0 5元 1元 五种状态 已投入0元 已投入0 5元 已投入1元 已投入1 5元 已投入2元 S0 S1 S2 S3 S4 三种输出 无输出 有货物 无找零 有货物 并找零 00 01 10 IN1 Y 00 10 11 14 2 状态转换图 IN1 15 2 状态转换图 16 3 编程及仿真 实体 结构体 17 3 编程及仿真 IN1 CLK Y ZD LIBRARYIEEE USEIEEE std logic 1164 ALL ENTITYZDISPORT clk RST INstd logic IN1 INstd logic vector 1DOWNTO0 Y OUTstd logic vector 1DOWNTO0 ENDZD RST 实体 18 3 编程及仿真 结构体 19 3 编程及仿真 ARCHITECTUREbeOFZDIS BEGINreg PROCESS RST clk 时序进程BEGIN Endprocess com PROCESS current state IN1 组合进程BEGIN Endprocess ENDbe IFRST 1 THENcurrent state S0 ELSIFrising edge clk THENcurrent state next state ENDIF CASEcurrent stateISWHENS0 WHENS1 WHENS2 WHENS3 WHENS4 ENDCASE Y 00 IFIN1 00 THENnext state S0 ELSIFIN1 01 THENnext state S1 ELSIFIN1 10 THENnext state S2 ENDIF TYPEfsm stIS S0 S1 S2 S3 S4 SIGNALcurrent state next state fsm st 20 3 编程及仿真 ARCHITECTUREbeOFZDISTYPEfsm stIS S0 S1 S2 S3 S4 SIGNALcurrent state next state fsm st BEGINreg PROCESS RST clk BEGINIFRST 1 THENcurrent stateY 00 IFIN1 00 THENnext state S0 ELSIFIN1 01 THENnext state S1 ELSIFIN1 10 THENnext state S2 ENDIF 21 WHENS1 YYY 10 IFIN1 00 THENnext state S0 ELSIFIN1 01 THENnext state S1 ELSIFIN1 10 THENnext state S2 ENDIF 3 编程及仿真 WHENS4 Y 11 IFIN1 00 THENnext state S0 ELSIFIN1 01 THENnext state S1 ELSIFIN1 10 THENnext state S2 ENDIF ENDCASE ENDPROCESS ENDbe 22 3 编程及仿真 编程 23 3 编程及仿真 仿真 24 3 编程及仿真 结果分析 25 4 硬件验证测试 找零 货物 0 5元