第6章习题答案

1 思考题 题 6 1 1 衡量存储器性能的重要指标是 和 A 存取速度 B 存储容量 C 集成度 D 功耗 答 A B 题 6 1 2 第一次读写操作到第二次读写操作的最短时间间隔称为存储器的 A 读写周期 B 存取时间 C 访问时间 D 都是 答 A 题 6 1 3 DRAM 存储的信息掉电不丢失 DRAM 不用刷新电路 存储的信息不丢失 SSRAM 不用刷新电路 存储的信息不丢失 ROM 存储的信息掉电不丢失 答 题 6 1 4 QDR SDRAM 为 A 同步动态随机存储器 B 异步静态随机存储器 C 2 倍速同步随机存储器 D 4 倍速同步动态随机存储器 答 D 思考题 题 6 2 1 随机存储器主要由 和 三部分构成 A 存储矩阵 B 地址译码器 行 列地址译码器 C 读 写控制电路 D I O 端口 答 A B C 题 6 2 2 SRAM 静态是用 MOS 管构成的锁存器存储信息 相对于动态 RAM 所用 MOS 管 A 速度快 B 功耗小 C 集成度高 D 功耗大 答 D 题 6 2 3 二元寻址分 和 一元寻址经过译码后字线 占用 芯片面积 因此在存储量比较大时 二元寻址是比较经济的寻址方式 A 行地址译码器 B 较大 C 列地址译码器 D 较多 答 A C D B 题 6 2 4 DSRAM 栅极电容需要定期地充电刷新的原因是 每次刷新为一 的存储单元刷新 A 电容丢失电荷 B 锁存器掉电信息丢失 C 行 D 列 答 A C 2 题 6 2 5 四管动态存储单元电路不需要灵敏恢复 放大电路的原因是 A 输出高电平的电位足够高 B 输出低电平的电位足够高 C 电容可以存储电荷 D 用锁存器的输出存储电平 答 A D 题 6 2 6 单管 DRAM 位线上的分布电容电荷大 降低了存储高电平的电位 仅达到 V 因此需要增加灵敏恢复 放大电路放大电压 达到高电平的值 A 0 1V B 0V C 0 2V D 1V 答 A 题 6 2 7 DRAM2116 结构图中增加了刷新计数器的目的是 A 周期为每列存储单元刷新 B 周期为每行存储单元刷新 C 周期进行行译码 D 周期读 写数据 答 B 题 6 2 8 用 16K 1 的动态随机存储器 RAM2116 扩展为存储容量 32K 16 的存储器需要多少 片 RAM2116 A 32 B 64 C 128 D 256 答 A 题 6 3 1 只读存储器和随机存储器的主要区别是在正常工作电压的情况下 只能 断 电后 存储的数据 A 写入数据 B 不会丢失 C 读出数据 B 丢失 答 C B 题 6 3 2 PROM 的组成结构是 和 A 读 写控制电路 B 读出三态缓冲电路 C 存储矩阵 D 地址译码器 E 刷新电路 答 A C 和 D 题 6 3 3 只读存储器向存储单元写入数据时 需要加入 A 使能片选信号 B 高电压 C 存储电荷 D 选通地址 答 B 题 6 3 4 将 8K 4 存储容量的只读存储器扩展为 32K 8 的只读存储器 需要 片 存储器 A 2 B 4 C 8 D 16 答 C 习题与自检题 习题 6 1 有一个 64 1 位的 RAM 3 1 该 RAM 仅具有基本译码电路 则地址译码器中应有多少个或非门 每个或非门应有 多少个输入端 2 若该 RAM 中的基本存储单元排列成 16 4 存储阵列 则行 列译码器各应有多少个 或非门 每个或非门应有多少个输入端 3 若该 RAM 中的基本存储单元排列成 8 8 存储阵列 那么行 列译码器各应有多少 个或非门 每个或非门应有多少个输入端 上述方案中 种最省译码电路中的门电路 答 1 六输入或非门 64 个 2 行译码器 四输入或非门 16 个 列译码器 二输入或非门 4 个 3 行 列译码器各应有三输入或非门 8 个 4 最后一个方案最佳 因为用的或非门最少 且输入端个数最少 习题 6 2 用 2K 8 位 EPROM2716 构成 4K 8 位的 EPROM 共需多少片 画出扩展的 EPROM 逻辑图 解 EPROM2716 是 2K 8 位的 EPROM 若扩展成 4K 8 位的 EPROM 只需扩展地 址位 将地址位加倍 共需 2 片 EPROM2716 扩展的 EPROM 逻辑图如习题 6 2 答图所示 习题 6 3 分析题图 6 1 所示的 RAM 读 写控制电路 结合电路的结构 分析电 路的工作原理 并归纳控制电路在读出 和写入时控制线所应处的状态 答 从题图 6 1 电路的结构可知 门 G1 G5为读出 写入的控制部分 门 G6 G7和 MOS 管 T1 T2组成三态输出 为读 出数据通道 而门 G9 G14为写入数据通 道 在 0 条件下 的状态将决定CSWR G2 G3哪个门开 当 1 时 G2开 输出为 1 G3关 WR 输出为 0 于是 G4输出为 0 G5输出为 1 G4输出 0 使 G6 G7中有一个处于开 的状态 如 0 D 1 则 G8输出 1 D G7关 G6开 使 T1截止 T2导通 I O 1 即内存单元的内容送往 I O 线 I O 状态同 OE PGM EPROM 2716 1 EPROM 2716 2 D0 D7 D0 D7 A0 A10 A11 CS 习题 6 2 答图 2716 地址位扩展图 1 T2 T1 G7 D G12 1 G8 1 G1 UDD G6 1 G4 G2 G3 1 G5 1 G9 1 G10 G11 1 G14 1 G13 题图 6 1 习题 6 3RAM 读写控制电路 I O R W CS D 4 D 的状态 因为 G5输出为 1 故 G11 G12关 即 I O 向内存单元传送数据的通道被切断 这 种情况称为读出 当 0 时 G3开 G2关 G5输出为 0 G4输出 1 G6 G7被关 内存向 I O 线传送WR 数据的通道被切断 而 G11 G12中有一个处于开的状态 当 I O 0 时 G11关 G12开 D 0 当 I O 1 时 G11开 G12关 D 1 I O 单元向内存传送数据 这时称为写入 在 1 条件下 G3 G2都被关闭 G4 G5输出均为高 门 G6 G7和 G11 G12全关 CS 即 I O 线和内存单元传送数据的通道均被切断 不能进行读出和写入的操作 根据以上分析可知 读 写控制电路读出和写入的条件是 读操作 0 1CSWR 写操作 0 0CSWR 习题 6 4 试用 SD805 32 8 bit PROM 构成容量为 512 8 bit PROM 解 题目要求扩大存储器的地址 字数 一个 SD805 容量是 32 字 8 位 可允许输入来扩展字数 即每片一个字组 通过外加译 码器 4 线 16 线译码器分别选中每一片 也就将该字组的 32 个字选中 经扩展后为 9 位地址 码 可选中 512 个字 其电路连接图如习题 6 4 答图所示 9 位地址码 A8A7A6A5A4A3A2A1A0中 A8为最高位 A0为最低位 当 4 16 线译码器输入 A8A7A6A5 0000 时 F0输出有效 选中 SD805 1 决定 0 31 字 当 A8A7A6A5 0001 时 选中 SD805 2 决定 32 63 字 其余类推 当 A8A7A6A5 1111 时 选中 SD805 16 即决定 480 511 字 习题 6 5 试用 5G2112 256 4 bitRAM 构成容量为 512 8 bitRAM 5G2112 的逻辑示意图如 图题图 6 2 所示 D1D2 D3 D4 D5 D6 D7D8 CS SD805 1 A0 A1 A2 A3 A4 D1D2 D3 D4 D5 D6 D7D8 CS SD805 2 A0 A1 A2 A3 A4 D1D2 D3 D4 D5 D6 D7D8 CS SD805 16 A0 A1 A2 A3 A4 F0 F1 F15 4 16 译码器 A0 A1 A2 A3 SA A0 A1 A2 A3 A4 A5 A6 A7 A8 0 地址输入 习题 6 4 答图 习题 6 4 电路图 5 解 5G2112 是 256 4 bit 静态 RAM 由题图 6 2 看出 5G2112 是采用二元寻址和三态 输出结构 片选信号是低电平有效 当电路选通之后 若要写入 则令读 写控制端CS R W 0 输入三态门打开 数据便写入存储器 与此同时 输出三态门被关闭 切断了输出 与数据总线的联系 若要读出 则令 R W 1 输入三态门被关闭 而输出三态门被打开 因 而存储数据被读出 注意 输入三态门是高电平选通 输出三态门是低电平选通 用四片 5G2112RAM 构成 512 8 bitRAM 的电路连接示意图如习题图 6 5 答图所示 先进行字长扩展 为此将片 1 与片 2 的地址 A0 A7 片选 读 写控制端CS 对应并接起来 数据端 I O 分别接到数据总线的低四位 D1 D4和高四位 D5 D8 这样WR 一来就扩展成 256 8 bitRAM 片 3 与片 4 也进行同样的处理 然后再将它们进行地 址扩展 这里不必增加译码器 因为只增加一个地址变量 A8 所以用一个非门 将非门的输 入端 A8和输出端分别接到片 1 2 和片 3 4 的端 并将端 A0 A7 8ACSWR 数据端 I O 等对应连接 这样就得到 512 8bitRAM 习题 6 6 试分析题图 6 3 所示的随机存取存储器 RAM 电路 1 存储器的总容量和字长是多少 A0 A7 I 05 I 08 2 I 05 I 08 4 I 01 I 04 1 CS R W I 01 I 04 3 CS R W 1 D8 D5 D4 D1 A8 R W 习题 6 5 答图 习题 6 5 电路连接图 1 A4 A5 A6 A7 R W CS A0 A1 A2 A3 I 01 I 02 I 03 I 04 列 I O 存储矩阵 32 32 行 译 码 输入 数据 控制 题图 6 2 习题 6 5 图 列译码 6 2 指出当 1 地址码为 16H 时 哪些 RAM 芯片将数据送到数据线上 WR 3 指出 RAM0 RAM1 RAM2 RAM3 的存储地址范围各是多少 解 采用 4 片 16 4 的 RAM 芯片组成一个容量为 32 8 位的存储器 由于 RAM 芯片 容量为 16 4 位 字数及字长均不能满足要求 因此 将 4 片容量为 16 4 位的 RAM 进行 两两组合 进行位扩展 组成两个容量为 16 8 的 RAM 然后再用这两个容量为 16 8 的 RAM 进行字扩展 组成容量为 32 8 的 RAM 位扩展及字扩展均通过 RAM 片选信号来扩CS 展 数据线有 8 位 D7 D0 地址线有 8 位 A7 A0 地址范围从 00H 到 FFH 故最多有 256 个字 地址线的高 4 位 A7 A4通过门电路构成两个 16 8RAM 的片选信号 低 4 位 A3 A0则作为 16 8RAM 自身的地址 片选信号由下式决定 A7 A6 A5 A4 A7 A6 A5 0 CS 1 CS 3 CS 4 CS 4A 可见只有当 A7A6A5A4 0000 时 0 RAM0 RAM1 选中工作 当 A7A6A5A4 0 CS 1 CS 0001 时 0 RAM2 RAM3 选中工作 3 CS 2 CS 1 此 RAM 电路的总容量为 32 8 字长为 8 位 2 1 表示发出读存储器的命令 当地址为 10H 时 即WR A7A6A5A4A3A2A1A0 00010000 所以 1 RAM0 RAM1 被封锁 0 CS 1 CS 0 RAM2 RAM3 被选中工作 并将地址 10H 的 8 位数据读出后送到数据线上 3 CS 2 CS 3 RAM0 RAM1 的存储地址范围为 00H 0FH RAM2 RAM3 的存储地址为 10H 1FH A0 A1 A2 A3 CS RAM3