计算机组成原理课件-CPU.ppt

第5章中央处理器 计算机组成原理 计算机组成原理Slide2 本章主要内容 CPU的功能和组成控制器控制原理指令周期 时序产生器和控制方式硬布线控制器微程序控制器 流水线处理器 计算机组成原理Slide3 5 1CPU的功能和组成 CPU的功能CPU的组成CPU中的主要寄存器操作控制器时序产生器 计算机组成原理Slide4 CPU的基本功能 取出指令并执行指令的部件 CPUCPU CentralProcessingUnit 数据加工 算术 逻辑运算 ALU 指令控制 指令执行的顺序控制 PC JMP 操作控制 产生各种操作信号 微操作信号 时间控制 控制操作信号的发生时间 时序信号发生器 包括控制器 CU 和运算器 ALU 计算机组成原理Slide5 CPU的组成 运算器算术运算 逻辑运算控制器 指挥计算机各部件按指令要求进行操作的部件控制取出 解释和执行指令从内存中取指 并提供下一条指令地址对指令进行译码 测试 产生相应的操作控制信号产生执行部件的运行所需要的控制信号指挥并控制CPU 内存和I O设备之间的数据传送存储器与控制器之间的信息流动 指令流 存储器与运算器之间的信息流动 数据流 中断控制 对异常情况和外部请求的处理 计算机组成原理Slide6 典型计算机主机框图 计算机组成原理Slide7 CPU中的主要寄存器 PC 程序计数器 ProgramCounterAR 地址寄存器 AddressRegisterDR 数据缓冲寄存器 DataRegisterIR 指令寄存器 InstructionRegisterAC 累加寄存器 AccumulateCountPSW 程序状态字 ProgramStatusWord 计算机组成原理Slide8 控制器基本组成 PC ProgramCounter 程序计数器IR InstructionRegister 指令寄存器ID InstructionDecoder 指令译码器OC OperateController 操作控制器TG TimerGenerator 时序发生器 计算机组成原理Slide9 指令译码器 对指令进行分段 操作码 地址码 译码 指出指令的操作方式 寻址方式为操作控制器提供输入信号 计算机组成原理Slide10 操作控制器 根据指令操作码和地址码 时序信号 产生各种控制信号序列 建立正确的数据通路 从而完成取指令和执行指令的控制 硬布线控制器 时序逻辑型 硬件实现 微程序控制器 存储程序型 软件实现 数据通路 执行部件间 寄存器 传送信息的通路 计算机组成原理Slide11 时序产生器 产生各种时序信号 电位 脉冲 对各种操作实施时间上的控制 ALU 运算器结构 PSW 左路开关选择 右路开关选择 数据总线DBUS 移位器 操作数X 操作数Y ALU ADDAX BX PSW AX 2 BX 4 CX DX DR 左路开关选择 右路开关选择 数据总线DBUS 移位器 操作数X 操作数Y AX 6 ALU ADDAX 30 PSW AX 2 BX 4 CX DX DR 左路开关选择 右路开关选择 数据总线DBUS 移位器 操作数X 操作数Y AX 6 DR 4 ALU 指令译码器 地址总线ABUS 数据总线DBUS CPU基本结构 CPU 主机基本组成 计算机组成原理Slide17 本章主要内容 CPU的功能和组成控制器控制原理指令周期 时序产生器和控制方式硬布线控制器微程序控制器 流水线处理器 计算机组成原理Slide18 5 2指令周期 指令周期基本概念CLA指令周期ADD指令周期STA指令周期NOP指令周期JMP指令周期 计算机组成原理Slide19 指令周期基本概念 时钟周期 T 节拍脉冲CPU周期 机器周期 从内存读出一条指令的最短时间指令周期 从内存取一条指令并执行该指令所用的时间 由若干个CPU周期组成 一个CPU周期又包含若干个时钟周期 节拍脉冲 T周期 T1 T2 T3 T4 T1 T2 T3 T4 机器周期 取指令 指令周期 机器周期 执行指令 将指令周期划分为若干个相对独立的操作阶段 例如 取指令周期 IF 取 源 目的 操作数周期 SOF DOF 执行周期 EXE 等 计算机组成原理Slide20 指令周期基本概念 取指令周期取操作数周期 可无 执行周期 取指令PC 1 执行指令 开始 计算机组成原理Slide21 典型指令 程序 助记符机器指令地址CLA250000020ADD30030030021STA40020040022NOP000000023JMP21140021024 数000006030据000040031 和数040 计算机组成原理Slide22 CLA指令周期 取指令PC 1 指令译码 执行指令 取下条指令PC 1 取指令阶段 执行指令阶段 1个CPU周期 1个CPU周期 开始 将累加器AC清0 DR CLA ADD30 STA40 NOP JMP21 000006 000004 20 21 22 23 24 30 40 ALU AC 000020 AR CLA IR 指令译码器 操作控制器时序产生器 程序计数器PC 地址寄存器AR 缓冲寄存器DR 累加器AC 指令寄存器IR 执行指令控制 地址总线ABUS 数据总线DBUS 000020 CLA 000000000 CLA指令 000021 1 PC AR ABUS RAM DBUS DR IRPC 1 计算机组成原理Slide24 CLA执行过程的操作 PC ARPC 1 PCAR ABUS RAM DBUS DRDR IR0 AC 计算机组成原理Slide25 ADD指令周期 取指令PC 1 指令译码 取操作数 取下条指令PC 1 取指令阶段 1个CPU周期 1个CPU周期 开始 送操作数地址 执行指令阶段 1个CPU周期 执行加法操作 ADD30 AC 30 AC 取操作数周期 CLA CLA ADD30 STA40 NOP JMP21 000006 000004 20 21 22 23 24 30 40 ALU 000021 000020 ADD30 CLA 指令译码器 操作控制器时序产生器 程序计数器PC 地址寄存器AR 缓冲寄存器DR 累加器AC 指令寄存器IR 执行指令控制 地址总线ABUS 数据总线DBUS 000021 ADD30 000000000 ADD指令 000022 1 PC AR ABUS RAM DBUS DR IRPC 1 CLA CLA ADD30 STA40 NOP JMP21 000006 000004 20 21 22 23 24 30 40 ALU 000021 000021 ADD30 CLA 指令译码器 操作控制器时序产生器 程序计数器PC 地址寄存器AR 缓冲寄存器DR 累加器AC 指令寄存器IR 执行指令控制 地址总线ABUS 数据总线DBUS 000030 ADD30 000000000 ADD指令 000022 1 000006 IR AR ABUS RAM DBUS DR ALUALU AC 006 计算机组成原理Slide28 ADD执行过程的操作 PC ARPC 1 PCAR ABUS RAM DBUS DRDR IRIR A AR ABUS RAM DBUS DR ALUALU AC DR AC AC 计算机组成原理Slide29 STA指令周期 取指令PC 1 指令译码 送操作数 取下条指令PC 1 取指令阶段 1个CPU周期 1个CPU周期 开始 送操作数地址 执行指令阶段 1个CPU周期 执行写存操作 STA40 AC 40 CLA CLA ADD30 STA40 NOP JMP21 000006 000004 20 21 22 23 24 30 40 ALU 000021 000030 ADD30 CLA 指令译码器 操作控制器时序产生器 程序计数器PC 地址寄存器AR 缓冲寄存器DR 累加器AC 指令寄存器IR 执行指令控制 地址总线ABUS 数据总线DBUS 000040 STA40 STA指令 000023 1 000004 000006 000006 000006 IR A AR ABUSAC DRDR DBUS RAM 计算机组成原理Slide31 STA执行过程的操作 PC ARPC 1 PCAR ABUS RAM DBUS DRDR IRIR A AR ABUSAC DRDR DBUS RAM 计算机组成原理Slide32 NOP指令周期 取指令PC 1 指令译码 空操作等待一个周期 取下条指令PC 1 取指令阶段 执行指令阶段 1个CPU周期 1个CPU周期 开始 计算机组成原理Slide33 JMP21指令周期 取指令PC 1 指令译码 送转移地址 取下条指令PC 1 取指令阶段 执行指令阶段 1个CPU周期 1个CPU周期 开始 CLA CLA ADD30 STA40 NOP JMP21 000006 000004 20 21 22 23 24 30 40 ALU 000025 000024 JMP21 CLA 指令译码器 操作控制器时序产生器 程序计数器PC 地址寄存器AR 缓冲寄存器DR 累加器AC 指令寄存器IR 执行指令控制 地址总线ABUS 数据总线DBUS 000021 JMP21 JMP21指令 000021 1 000006 000006 000022 IR PCNextcommand 计算机组成原理Slide35 JMP执行过程中的操作 PC ARPC 1 PCAR ABUS RAM DBUS DRDR IRIR A PCNextcommand 计算机组成原理Slide36 方框图语言 在进行计算机设计时 可以采用方框图语言来表示一条指令的指令周期 方框 代表一个CPU周期 方框中的内容表示数据通路的操作或某种控制操作 菱形 通常用来表示某种判别或测试 在时间上它依附于紧接它的前面一个方框的CPU周期 而不单独占用一个CPU周期 方框图表示 0 AC IR A AR IR A AR IR A PC AR RAMAC DRDR DBUS CLA ADD STA JMP NOP 取指令 执行指令 下一条指令 译码测试 公操作 PC AR RAM DBUS DR IRPC 1 AR RAMDBUS DRDR ALUDR AC AC 计算机组成原理Slide38 例 1 ADDR2 R0 指令完成 R0 R2 R0的功能操作 画出其指令周期流程图 并列出相应的微操作控制信号序列 假设该指令的地址已放入PC中 2 SUBR1 R3 指令完成 R3 R1 R3的操作 画出其指令期流程图 并列出相应的微操作控制信号序列 计算机组成原理Slide39 计算机组成原理Slide40 公操作 一条指令执行完后 CPU所进行的一些操作 对外设请求的处理 中断 通道 若无外设请求的处理 CPU则转而取下条指令 由于取指令是每条指令都有的 所以 取指令也是公操作 计算机组成原理Slide41 其他指令 LADR0 80 ADDR0 81 JO75STA R1 R0HALT 主机基本组成 取指控制信号 PC AR PC BUSLDAR 取指控制信号 READMEM AR ABUSRDLDDR 取指控制信号 DR BUSLDIR DR IR 执行指令过程 ADDR0 81 执行指令过程 ADDR0 81 执行指令过程 LADR0 80 执行指令过程 JO75 执行指令过程 STA R1 R0 IR IRi PC AR R0 R1 R2 R3 M DR X G Y PCi ARi DRi IRo PCo ARo RW DRo R0o R0i R3o R3i Xi Yi A总线 B总线 双总线结构机器的数据通路 IR IRi PC AR R0 R1 R2 R3 M DR X Y PCi ARi DRi IRo PCo ARo RW DRo R0o R0i R3o R3i Xi Yi A总线 B总线 执行指令 G ADDR0 R2 IR IRi PC AR R0 R1 R2 R3 M DR X Y PCi ARi DRi IRo PCo ARo RW DRo R0o R0i R3o R3i Xi Yi A总线 B总线 单总线结构机器 IR IR PC AR R0 R1 R2 R3 M DR X Y PC AR DR RW R0 R3 X Y A总线 单总线结构机器 操作控制器 ALU PC AR 译码测试 M DR DR IR R2 Y R0 X R0 R2 R0 PCo G ARi RW R DRo G IRi R2o G Yi R0o G Xi G R0i CPU周期 计算机组成原理Slide57 控制方式 同步控制方式已定的指令在执行时所需的机器周期数和时钟周期数都是固定不变的 异步控制方式 每条指令或操作控制信号需要多少时间就占用多少时间 联合控制方式 计算机组成原理Slide58 本章主要内容 CPU的功能和组成控制器控制原理指令周期 时序产生器和控制方式硬布线控制器微程序控制器 流水线处理器 计算机组成原理Slide59 指令周期基本概念 时钟周期 T 节拍脉冲CPU周期 机器周期 从内存读出一条指令的最短时间指令周期 从内存取出一条指令并执行该指令所用的时间 由若干个CPU周期组成 一个CPU周期又包含若干个时钟周期 节拍脉冲 T周期 T1 T2 T3 T4 T1 T2 T3 T4 机器周期 取指令 指令周期 机器周期 执行指令 计算机组成原理Slide60 指令周期 指令周期是指取指令 分析指令到执行完该指令所需的全部时间 指令周期不尽相同 各种指令的操作功能不同 有的简单 有的复杂 计算机组成原理Slide61 机器周期 机器周期通常又称CPU周期 通常把一条指令划分为若干个机器周期 每个机器周期完成一个基本操作 一般的CPU周期有 取指周期 取数周期 执行周期 中断周期等 所以有 指令周期 i 机器周期一般情况下 一条指令所需的最短时间为两个机器周期 取指周期和执行周期 计算机组成原理Slide62 节拍 一个机器周期内 要完成若干个微操作 有的微操作可以同时执行 有的需要按先后次序串行执行 把一个机器周期分为若干个相等的时间段 每一个时间段对应一个电位信号 称为节拍电位信号节拍的宽度取决于CPU完成一次基本操作的时间 如 CPU完成一次正确的运算 寄存器间的一次传送等 计算机组成原理Slide63 工作脉冲 在节拍中执行的有些操作需要同步定时脉冲如 将稳定的运算结果打入寄存器 又如周期状态切换等节拍内设置一个或几个工作脉冲 作为各种同步脉冲的来源 工作脉冲的宽度只占节拍电位宽度的1 n 并处于节拍的末尾 只要能保证所有触发器都可靠 稳定地翻转就可以了 多个脉冲的节拍常见于某些小型计算机中 在只设置机器周期和时钟周期的微型机中 一般不再设置工作脉冲 因为时钟周期既可以作为电位信号 其前后沿又可以作为脉冲触发信号 计算机组成原理Slide64 附 三级时序 CPU周期 机器周期 将指令周期划分为若干个相对独立的操作阶段 称为CPU周期 节拍电位CPU周期包括若干个完成微操作的节拍电位 节拍脉冲与节拍电位相配合完成数据加工与传送 计算机组成原理Slide65 小型机的三级时序 典型机器三级的时序体制 说明 FETCH 取指周期W0 W1 节拍m 工作脉冲m 预置脉冲mRC 外设工作脉冲微型机与小型机不同 常采用两级时序系统 此时节拍就是脉冲 被称之为时钟周期或T状态 为计时最小单位 计算机组成原理Slide66 时序发生器 1时序信号的作用和体制 作用 为计算机各部分的协调工作提供时序标志 体制 电位 脉冲制 计算机组成原理Slide67 电位 脉冲制 电位 脉冲制是时序信号最基本的体制 当实现寄存器之间的数据传送时 数据必须以电位形式加在触发器的数据输入端 而数据输入的控制信号可选用脉冲 数据必须先送到触发器的数据输入端 并且表示数据的电位一定要保持在控制脉冲的作用下被触发器记忆为止 这段时间较长 所以数据需要用电位表示 而输入脉冲的时间宽度只需要保证数据从触发器的输入端稳定在输出端的时间 计算机组成原理Slide68 时序发生器 2三级时序系统的组成 CPU周期信号发生器 三级时序系统组成框图 取指周期 晶振 S 启动 取数周期 执行周期 节拍周期信号发生器 T1 T2 Tn 节拍脉冲信号发生器 P1 P2 Pn R Q 停止 计算机组成原理Slide69 CPU周期信号发生器 产生CPU周期信号 通常 机器运行期间 任一个时刻仅处于一个CPU周期状态 节拍周期信号发生器 产生节拍电位T1 T4 在定长CPU周期中 每个CPU周期含有相同的节拍电位数节拍脉冲信号发生器 产生节拍脉冲信号P1 P4 节拍电位和节拍脉冲时间关系固定 下图中 每个节拍电位包含一个脉冲 时间利用率高 控制较复杂 计算机组成原理Slide70 时序产生器 时钟脉冲 计算机组成原理Slide71 时序发生器 3组成与原理 计算机组成原理Slide72 时钟源 为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号 通常由石英晶体振荡器和与非门组成的正反馈振荡电路组成假定此时时钟源输出50MHz 脉冲周期20ns 的时钟信号 计算机组成原理Slide73 环形脉冲发生器 产生一组有序的间隔相等或不等的脉冲序列 通常采用循环移位寄存器形式 由循环移位寄存器和译码器组成 计算机组成原理Slide74 环形脉冲发生器与译码逻辑 脉冲时钟源 RD T 4 0 T 1 0 RD 0 T 2 0 T 3 0 WE 0 WE R 5V S CLR 3 2 1 f f f 计算机组成原理Slide75 电路说明 4个触发器输入输出串联构成循环移位电路D触发器R S端分别为Reset和SetC1C2C3时钟信号为上跳沿C4时钟信号为下跳沿 计算机组成原理Slide76 循环移位寄存器工作过程 总清信号CLR 使C4置1 打开与非门3 1上升边经与非门3反相将C1 C3清 0 1 上升边使C4打入0 关闭与非门3 2 的下降边即 2的上升边使C1 C3打入100 同理 3 4使C1 C3打入110和111 当C3 1时 4 使C4 1 5又使C1 C3清0 在 6时又重复 2开始的过程 脉冲时钟源 R 5V S 3 2 1 f f 0 0 0 1 上跳沿 1 1 1 1 下跳沿 1 1 1 0 上跳沿 0 1 1 0 上跳沿 0 0 1 0 上跳沿 0 0 0 0 下跳沿 0 0 0 1 CLR上跳沿 C3 C2 C1 C4 f f C4只有在下降延变化 C1 3只有在上升沿变化C4为0时与门2通 3不通 否则 相反2通时 C1 3状态迁移 计算机组成原理Slide78 节拍脉冲和读 写时序的译码 假设一个CPU周期中包括4个等间隔的节拍信号T10 T40节拍译码逻辑 T10 C1 C2 T20 C2 C3T30 C3 T40 C1机器运行时 由T10 T40产生T1 T4 计算机组成原理Slide79 节拍脉冲和读 写时序的译码 假设一个节拍含一个节拍脉冲节拍脉冲译码逻辑 P1 T1 P2 T2 P3 T3 P4 T4 时钟源频率50MHz 周期T 20ns 脉冲宽度为10ns 计算机组成原理Slide82 启停控制逻辑 启停控制逻辑用来控制原始节拍脉冲T10 T40的输出 产生CPU工作所需的节拍脉冲T1 T4 同理 对读 写时序逻辑也要加以控制 计算机组成原理Slide83 对启停电路的要求 计算机的启动和停机是随机的 要求计算机启动时 一定要从第一个节拍脉冲的前沿开始工作 在停机时 一定要在第四个节拍脉冲后沿结束后关闭时序产生器 要求第一个脉冲和最末一个脉冲是完整的脉冲 计算机组成原理Slide84 启停控制逻辑 T 1 Q D C r Q R 启动 停机 CLR T 4 T 4 0 T 1 0 RD RD 0 T 3 T 3 0 WE WE 0 T 2 T 2 0 T 4 0 运行标志触发器Cr RS触发器 计算机组成原理Slide85 启停电路说明 运行标志触发器CrCr 0 封锁原始信号Cr 1 使上述原始信号变为CPU所需的时序信号总清信号CLR 使Cr 0启动 启动信号为低电平时 在T40 的后沿把Cr打入1 停机 停机信号为低电平时 在T40 的后沿把Cr打入0 LDAR RDM LDDR LDIRPC 1 T1 T2 T3 T4 CPU周期 取指 执行 CPU周期 时序图 状态周期电位 节拍电位 节拍脉冲 LDAR RDM LDDR LDIRPC 1 T1 T2 T3 T4 CPU周期 取指 CPU周期 状态周期电位 节拍电位 节拍脉冲 LDAR RDM LDDR LDIRPC 1 LDAR RDM LDDR LDIRPC 1 T2 T3 T4 CPU周期 取指 CPU周期 状态周期电位 节拍电位 节拍脉冲 LDAR RDM LDDR LDIRPC 1 CPU周期 取指 CPU周期 状态周期电位 节拍脉冲 LDAR RDM LDDR LDIRPC 1 LDAR RD LDDR LDIR 计算机组成原理Slide90 控制器基本控制方式 控制方式 形成控制不同操作序列的时序信号的方法三种基本控制方式 同步控制方式异步控制方式联合控制方式 计算机组成原理Slide91 同步控制方式 每一步操作均由统一的时序信号来控制特点 具有统一的时钟信号对指令周期的控制 定长指令周期不定长指令周期 定长CPU周期变长CPU周期 定长节拍电位 含义 每条指令含有相同的CPU周期数 每个CPU周期含有相同的节拍电位 特点 时序简单 但时间利用率低 含义 按指令需要确定CPU周期 但每个CPU周期时间相同 特点 时间利用率较高 含义 指令周期和CPU周期不固定 但CPU周期含有的节拍电位按需要确定特点 时间利用率高 但控制电路复杂 计算机组成原理Slide92 异步控制方式 按实际需要确定每条指令 每个操作所需要的时间 称为异步控制方式 做法 由前一微操作执行完毕时产生的 结束 信号作为下一微操作的 起始 信号 特点 时间利用率高 但控制结构复杂 用器件多 计算机组成原理Slide93 联合控制方式 是同步和异步控制方式的结合 将各种指令可公共起来的微操作安排在固定的周期 节拍中 对难以公共的微操作信号 则以执行部件的 回答 信号作为本次操作的结束 部分统一 部分区别对待 计算机组成原理Slide94 本章主要内容 CPU的功能和组成控制器控制原理指令周期 时序产生器和控制方式硬布线控制器微程序控制器 流水线处理器 计算机组成原理Slide95 硬布线控制器Hardwiredcontrol 基本原理 由门电路和触发器构成的复杂树形网络 用以产生执行指令的一系列微操作信号 组成器件 门电路 触发器将控制器看成产生固定时序控制信号的逻辑电路输入信号 指令系统 时序信号 反馈信号输出信号 计算机所需要的所有的控制信号设计目标 用最少的元件 取得最高速度 理论基础 布尔代数 计算机组成原理Slide96 硬布线控制器 组合逻辑控制器 组合逻辑线路 指令译码器 节拍电位 脉冲发生器 微操作控制信号 结果反馈信息 启动 停止时钟 复位 计算机组成原理Slide97 组合逻辑线路的输入信号 指令译码器的输出 Im不同指令操作码和寻址方式决定应执行的微操作 时序产生器输出的节拍电位 节拍脉冲 Mi Tk使微操作信号按时序要求产生 结果的反馈信息 Bj条件码 如N V C Z等 影响指令 不同状态条件而产生不同的执行结果 即需不同的微操作信号 0 AC IR AR IR AR IR PCPC AR RDDBUS DRDR ALUDR AC AC RDAC DRDR DBUS CLA ADD LDA JMP NOP 取指令 公操作 启动 M1 M2 M3 LDART1 RDT2 LDDRT3 LDIRT4 PC AR RAM DBUS DR IRPC 1 计算机组成原理Slide99 组合逻辑线路的输出信号 微操作控制信号的函数表达式 C Im Mi Tk Bj 例 读主存信号C3 RD 取指令在M1被激活或LDAADDANDM3C3 M1 M3 LDA ADD AND C3 T2M1 T1M3 LDA ADD AND 想想全加器的设计 计算机组成原理Slide100 硬布线控制器基本原理 微操作控制信号的函数表达式 计算机组成原理Slide101 组合逻辑控制器的设计步骤 根据CPU的结构 画出所有指令操作流程图 找出产生同一微操作控制信号的条件编排指令操作时间表 即把指令操作流程图中的微操作落实到不同的CPU周期和节拍中 综合 化简微操作逻辑式 并画出逻辑控制电路写出各微操作控制信号的布尔表达式 化简各表达式 利用电路或门阵列实现 计算机组成原理Slide102 硬布线控制器特点 组成的网络复杂 无规则 设计和调试困难 不可改变指令系统和指令功能适用于VLSI速度快 计算机组成原理Slide103 本章主要内容 CPU的功能和组成控制器控制原理指令周期 时序产生器和控制方式硬布线控制器微程序控制器 流水线处理器 计算机组成原理Slide104 微程序控制器的基本原理 指令执行的阶段性 取指令 分析指令 执行指令等 将所需微操作信号以二进制编码形式存入存储器 按序依次读出执行 即可实现指令的功能 计算机组成原理Slide105 基本概念 微命令和微操作 控制部件与执行部件二者通过控制线 反馈线联系微命令控制部件 如CU 通过控制线向执行部件 如ALU M GRS等 发出的各种控制命令 微操作执行部件接受微命令后进行的操作 计算机组成原理Slide106 基本概念 微命令和微操作 打开或者关闭控制门的控制信号为微命令微命令是控制信号最小 最基本的单位微命令带来的执行部件的动作称为微操作互斥性微命令 不能同时实现的微命令 例如 M相容性微命令可能同时出现的微命令 计算机组成原理Slide107 基本概念 微指令和微程序 微指令 在一个CPU周期中 一组实现一定操作功能的微命令的组合 微程序 由若干条微指令组成的 用以实现指令功能的程序 计算机组成原理Slide108 微指令的基本格式 操作控制字段用于产生微命令 顺序控制字段用于确定下一条微指令地址 计算机组成原理Slide109 微指令基本格式举例 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 LDLA LDR 1 LDPC BUS IR A WE P 2 下 址 L R 0 LDLB LDR 0 PC 1 LDIR RD LDAR LDDR P 1 控制字段 顺序控制 L R 1 L R 2 bus L L bus bus BUS BUS bus BUS ALU BUS PC BUS DR DR D BUS 计算机组成原理Slide110 微程序控制概念microprogrammingcontrol 一条指令的处理包含许多微操作序列这些操作可以归结为信息传递 运算将这些操作所需要的控制信号以多条微指令表示执行一条微指令就给出一组微操作控制信号执行一条指令也就是执行一段由多条微指令组成的微程序 计算机组成原理Slide111 微指令基本格式 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 LDLA LDR 1 LDPC BUS IR A WE P 2 下 址 L R 0 LDLB LDR 0 PC 1 LDIR RD LDAR LDDR P 1 控制字段 顺序控制 L R 1 L R 2 bus L L bus bus BUS BUS bus BUS ALU BUS PC BUS DR DR D BUS 计算机组成原理Slide112 微程序控制概念 将指令系统功能实现所需的控制信号以微指令为单位存储 微指令中的每一位对应一根控制信号线每条指令对应一段微程序微程序由若干条微指令构成机器执行指令时逐条取出微指令执行 使得相应部件执行规定的操作 执行完微程序 也就给出了该指令所需要的全部控制信号 从而完成一条指令的执行 计算机组成原理Slide113 微指令与微程序 ALU 运算器结构 PSW 左路开关选择 右路开关选择 数据总线DBUS 移位器 操作数X 操作数Y ALU 简单运算器数据通路图 Cy 操作数X 操作数Y 左路开关选择 R1 R2 R3 DR 1 2 3 4 6 8 M 微命令 1 LDR12 LDR23 LDR34 R1 X5 R1 Y6 R2 X7 R2 Y8 DR X9 R3 Y ALU Cy 操作数X 操作数Y R1 R2 R3 DR M 微命令 10 11 12 M13 RD14 LDDR15 LDIR16 LDAR17 PC 1 ALU Cy 操作数X 操作数Y R1 R2 R3 DR M 计算机组成原理Slide118 所有的微命令 1 LDR12 LDR23 LDR34 R1 X5 R1 Y6 R2 X7 R2 Y8 DR X9 R3 Y 10 11 12 M13 RD14 LDDR15 LDIR16 LDAR17 PC 1 计算机组成原理Slide119 微指令格式 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 操作控制 顺序控制 LDR1 LDR2 LDR3 R1 X R1 Y R2 X R2 Y DR X R3 Y M RD LDDR LDIR LDAR PC 1 P1 P2 直接地址 计算机组成原理Slide120 微指令格式 操作控制字段操作控制字段直接给出多种微操作的控制信号顺序控制字段用于控制微程序的执行顺序包括判断逻辑字段 P 和直接地址字段直接地址字段存放下一条微指令的地址判断逻辑非零 则按约定好的规则 根据状态修正直接地址字段 从而得到下一条微指令的地址 计算机组成原理Slide121 微指令基本格式 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 LDLA LDR 1 LDPC BUS IR A WE P 2 下 址 L R 0 LDLB LDR 0 PC 1 LDIR RD LDAR LDDR P 1 控制字段 顺序控制 L R 1 L R 2 bus L L bus bus BUS BUS bus BUS ALU BUS PC BUS DR DR D BUS 计算机组成原理Slide122 控制字段 测试字段 下址字段 微指令周期 执行一条微指令和取出下一条微指令所用的时间 称为微周期 计算机组成原理Slide123 计算机组成原理Slide124 微程序控制器组成原理框图 控制存储器 地址译码 微地址寄存器 OP 地址转移逻辑 微命令信号 微命令寄存器 指令寄存器IR 状态条件 AR IR 计算机组成原理Slide125 微程序控制器的框图说明 控制储存器CM存放实现机器指令系统功能的微程序 由高速ROM构成 CM的字长就是微指令字长 CM是控制器的一部分 位于CPU中 高速可靠 读出周期短 微指令寄存器MIR寄存现行微指令 地址转移逻辑按要求修改形成下一条微指令的地址 微地址寄存器 AR寄存访问CM的微指令地址 计算机组成原理Slide126 取指令微程序 取指令取指令的微指令 简称取指微指令 地址送 AR 并自动启动控制存储器进行读操作 将读出的微指令送 IR 执行微指令 读取指令到IR 计算机组成原理Slide127 执行指令微程序 执行指令 根据IR中指令的功能 产生该指令微程序入口地址 微程序入口地址送入 AR 读CS 读出的微指令送 IR 下址字段送 AR 控制字段的微命令控制完成一组微操作同时由微地址产生逻辑或微指令下址字段形成下条微指令地址 按取微指令 执行微指令过程重复执行完微程序实现指令的功能 计算机组成原理Slide128 执行指令微程序 采用微程序控制的计算机的工作过程是执行微指令序列的过程 微指令控制了取指令操作 多条微指令实现了指令的功能 而微指令中的微命令使执行部件完成微操作 计算机的工作过程是执行程序的过程 微观看 是执行指令的过程 再微观一点看 是执行部件进行微操作的过程 计算机组成原理Slide129 微程序存放示意图 下址字段 地址 1000 XXXX 0111 XXXX 0110 XXXX 0101 XXXX 0100 XXXX 0011 XXXX 0010 XXXX 0001 XXXX 0000 操作控制字段 HALT 64 STA R1 R0 63 JO75 62 ADDR0 81 61 LADR0 80 60 控制存储器CS 取指微指令 加法微程序 取数微程序 存数微程序 转移微程序 0000 0000 0110 0000 0000 0011 0010 主存储 计算机组成原理Slide130 十进制加法 例 BCD码完成十进制加法作加法时必须校验 两数之和大于9 需加6调整 8 6 148 2 10两数之和小于9 结果正确 3 6 95 2 78 6 6 20高位进位8 2 6 16 15高位进位3 6 6 15 15不产生进位5 2 6 13 15不产生进位 PC AR RAM DBUS DR IRPC 1 P1 R1 R2 R2 R2 R3 R2 R2 R3 R2 P2 Cy 1 Cy 0 R3 6 计算机组成原理Slide132 第一条微指令 PC AR ABUS DBUS DR IRPC 1LDARRDLDDRLDIRPC 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 RD LDDR LDIR LDAR PC 1 P1 直接地址 计算机组成原理Slide133 第二条微指令 R1 XR2 YX YX Y R2R1 XR2 Y LDR2 0 1 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 LDR2 R1 X 直接地址 R2 Y 计算机组成原理Slide134 0 1 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 LDR2 R2 X R3 Y P2 直接地址 R2 XR3 YX YX Y R2R2 XR3 Y LDR2 第三条微指令 计算机组成原理Slide135 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 LDR2 R2 X R3 Y P1 P2 直接地址 R2 XR3 YX YX Y R2R2 XR3 Y LDR2 第四条微指令 计算机组成原理Slide136 机器指令与微指令的关系 机器指令对应一个微程序 这个微程序由若干微指令组成 一个微指令又包含多个微操作机器指令与内存储器有关 微指令与控制存储器有关每一个CPU周期对应一条微指令 计算机组成原理Slide137 微指令设计 有利于缩短微指令字长度有利于减少控制存储器容量有利于提高微程序执行速度有利于对微指令进行修改有利于提高微程序设计的灵活性 计算机组成原理Slide138 微命令编码 直接表示法编码表示法混合表示法 计算机组成原理Slide139 直接表示方法 微指令中每一位代表一个微命令简单直观 便于输出控制 字长太长 控制存储器容量大 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 操作控制 顺序控制 LDR1 LDR2 LDR3 R1 X R3 Y R2 X R2 Y DR X R1 Y M RD LDDR LDIR LDAR PC 1 P1 P2 直接地址 计算机组成原理Slide140 编码表示方法 字段直接译码法字长短 控制存储器容量小 增加了译码电路注意译码时 需要多保留一个状态 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 操作控制 顺序控制 直接地址 译码 译码 译码 微命令 P1P2Pn 计算机组成原理Slide141 微地址形成方法 计数器法 PC下地址字段法 计算机组成原理Slide142 微指令格式 水平型微指令 一次能并行多个微操作的指令 控制字段 判别测试字段 下地址字段 000 原寄存器 目的寄存器 其他 001 左输入源编址 右输入源编址 ALU 010 寄存器编址 存储器编址 读写 其他 011 测试条件 垂直型微指令 寄存器数据传送型 运算控制型 访问主存型 条件转移型 计算机组成原理Slide143 水平型与垂直型微指令比较 水平型微指令并行操作能力强 效率高 灵活性强水平型微指令执行一条指令的时间短由水平型微指令指令的微程序 微指令字较长 微程序短 垂直型号字长短 微程序长 水平型不便于用户掌握 垂直型与指令相似 易于掌握 计算机组成原理Slide144 微程序控制器特点 设计规整 设计效率高易于修改 扩展指令系统功能 结构规整 简洁 可靠性高 速度慢访存频繁执行效率不高用于速度要求不高 功能较复杂的机器中 特别适用于系列机 计算机组成原理Slide145 硬布线与微程序控制器比较 硬布线控制器执行速度快微程序控制器每条微指令都需要从控制存储器中读取一次 大大影响了速度 硬布线控制取决于电路延迟 硬布线控制器设计复杂 代价昂贵微程序控制器设计简单 便于维护修改 计算机组成原理Slide146 本章主要内容 CPU的功能和组成控制器控制原理指令周期 时序产生器和控制方式硬布线控制器微程序控制器 流水线处理器 计算机组成原理Slide147 流水线原理 1 时间并行把任务分成若干子任务 使子任务在流水线的各阶段并发地执行 时间上并行性 2 空间并行资源重复多处理器系统和多计算机系统3 时间并行 空间并行时间重叠和资源重复的综合应用 奔腾CPU采用超标量流水技术 可在一个机器周期同时执行两条指令 计算机组成原理Slide148 指令周期细分 取指令IF InstructionFetch 指令译码ID InstructionDecode 执行运算EX Execution 结果写回WB WriteBack 计算机组成原理Slide149 串行执行过程 IF ID EX WB 计算机组成原理Slide150 非流水线时空图 I1 时间T I1 I1 I1 IF ID EX WB 空间S I2 I2 I2 I2 I1 I2 计算机组成原理Slide151 流水线时空图 I1 时间T I1 I1 I1 IF ID EX WB 空间S I2 I2 I2 I2 I1 I3 I3 I3 I3 I2 I3 I4 I5 计算机组成原理Slide152 超标量流水线时空图 时间T IF ID EX WB 空间S I12 I34 I1 I2 I3 I4 I1 I2 I3 I4 I1 I2 I3 I4 I1 I2 I3 I4 具有两条以上的指令流水线 满载时 每一时钟周期可以执行2条指令 I56 I78 计算机组成原理Slide153 流水线分类 1 指令流水线取指 译码 取数 执行2 算术流水线加法器 乘法器 快速傅里叶变换器STAR 100 4级3 处理机流水线由一串级连的处理机组成 每台处理机负责某一特定任务 多体交叉存储器 Cache 指令部件 I K 1 指令I K指令I 2指令I 1 执行部件 指令I 取指令指令译码计