简易数字电子钟

简易数字电子钟 0 XX 大学大学 电子技术电子技术 课程设计报告课程设计报告 仿真电路使用 仿真电路使用 proteus7 7 制作 制作 题 目 简易数字电子钟 学院 部 专 业 班 级 学生姓名 12 月 27 日至 1 月 7 日 共 2 周 指导教师 签字 简易数字电子钟 1 目录目录 摘要 2 1 课程设计名称 3 2 关键字 3 3 课程设计要求 3 4 课程设计内容 3 10 第一章 系统概述 3 4 第二章 单元电路设计与分析 4 8 第三章 系统综述 总体电路图 8 9 第四章 总结结束语 10 5 元器件明细表 10 12 6 设计中的收获与体会 12 13 7 参考文献 13 简易数字电子钟 2 摘要摘要 数字电子钟是一种用数字显示秒 分 时的记时装置 与传统的机械钟相比 他具有 走时准确 显示直观 无机械传动装置等优点 因而得到了广泛的应用 数字钟从原理上讲是一种典型的数字电路 其中包括了组合逻辑电路和时序电路 时 钟采用 24 小时制计时法 它是由数字脉冲发生电路 计数电路 译码电路 校时电路以及 显示器等组成 为了简化电路结构 数字钟电路与定时电路之间的连接采用直接译码技术 具有电路结构简单 动作可靠 使用寿命长 更改设定时间容易 制造成本低等优点 简易数字电子钟 3 1 课程设计名称课程设计名称 简易数字电子钟 2 2 关键字关键字 数字电子钟 振荡电路 计数器 译码器 数码管 校时电路 3 3 课程设计要求课程设计要求 1 设计一个具有 时 分 秒 24 小时制计时 显示 23 小时 59 分 59 秒 显示 且有校时功能的数字电子钟 2 用中小规模集成电路组成电子钟 3 画出框图和逻辑电路图 写出设计实验总结报告 4 4 课程设计内容课程设计内容 第一章 系统概述 数字钟实际上是一个对标准频率 1HZ 进行计数的计数电路 由于计数的起始时间 不可能与标准时间 如北京时间 一致 故需要在电路上加一个校时电路 同时标准的 1HZ 时间信号必须做到准确稳定 实验中的数字电子钟使用 555 集成芯片构成多谐振荡器产生计时脉冲信号 通过分频 器 74LS90 集成芯片 使脉冲信号达到标准的秒脉冲信号 即产生频率为 1HZ 的信号 秒 分 时分别为 60 60 和 24 进制计数器 秒 分均为六十进制 即显示 00 59 它们 的个位为十进制 十位为六进制 分秒功能的实现是用两片 74LS161 组成 60 进制递增计数 器 时为二十四进制计数器 显示为 00 23 当十进位计到 2 而个位计到 4 时清零 就 为二十四进制 时功能的实现也是用两片 74LS161 组成 24 进制递增计数器 对计数信号采 用 74LS48 集成芯片实现译码 使用 6 个共阴极七段数码管显示时 分 秒的计数 通过组 合逻辑电路对时钟的 分 时 进行校时 为避免校时中机械开关产生的抖动 所以 在校时电路中加入 RS 锁存器 开关每按压一次 输出信号改变一次 时钟电路框图如图 1 简易数字电子钟 4 图 1 第二章 单元电路设计与分析 1 振荡器 振荡器是数字电子时钟的核心部分 其作用是产生一个标准频率的脉冲信号 信号振 荡频率的精度和稳定度决定了数字钟的质量 本实验中采用 555 集成芯片与 RC 构成多谐 振荡器产生脉冲信号 如图 2 信号从 3 脚输出 调节 Rp 可以改变脉冲信号的频 率 一般来说 振荡频率越高 产生信号的精确度越高 但是 同时振荡频率增大耗电量 也会增加 试验中 微调 Rp 使信号的输出频率为 1kHZ 若要对精确度具有更高要求的 时候 可以采用石英晶体振荡器产生脉冲信号 简易数字电子钟 5 2 分频器 由于振荡器产生的频率很高 f 1kHZ 要得到标准的秒脉冲信号 需要分频电 路 本实验由集成电路定时器 555 与 RC 组成的多谐振荡器 产生 1KHz 的脉冲信号 因 此 可以采用三片 74LS90 集成芯片 二 五 十分频器 来实现分频 计数脉冲从 输入 若为输出时实现二分频 当与相连 作为输出端时 电路实现 ACP 0 Q B CP 0 Q 3 Q 十分频 三片 74LS90 均采用十分频连接 从而得到需要的 1HZ 标准秒脉冲信号 电路如 图 3 图 3 3 计数器 标准秒脉冲信号经过 6 级计数器 分别得到 秒 个位 十位 分 个位 十位 以及 时 个位 十位的计时 秒 分 计数器为六十进制计数 时 为二十四进 制计数 六十进制计数器 由分频器来的脉冲信号 首先送到 秒 计数器进行累加 秒计数器应完成一分钟之 内的秒数目的累加 并达到 60 秒时产生一个向分钟的进位信号 因此 可以选用两片 74LS161 集成芯片组成 60 进制计数器 其中 秒 个位为十进制 秒 十位为六进制 简易数字电子钟 6 电路如图 4 图 4 由图可知 CR MR 接高电平 秒信号脉冲从 CLK 端输入进行十进制记数 满十输出进 位信号 即中的 1010 时计数器清零 同时输出进位信号 此信号用于控制 5 U 0123 QQQQ 秒十位计数器的记数 秒十位计数器为六进制计数器 Q1 Q2 的输出端通过与非门输出构 成清零复位信号给 CR MR 端 当中的 0110 时计数器清零 从而构成六进 6 U 0123 QQQQ 制计数器 同时输出向 分 计数器的进位信号 分计数器的组成电路与秒计数器的组成电路完全相同 不过进入 CP 的脉冲信号为秒十位进 位信号输入的信号 二十四进制计数器 数字电子钟采用 24 小时制计时法 因此在 时 计数上采取二十四进制计数器 由 分 十位进位的脉冲信号 首先送到 时 个位计数器 时 个位计数器由 74LS161 集成芯片构成十进制计数 计数信号满 10 向十位进位 时 十位也是用 74LS161 芯片构 成 3 进制计数器 电路如图 5 简易数字电子钟 7 图 5 由图可知 来自 分 十位的进位信号进入 时 个位计数器 计数器满 10 清零 即 当计数器的 1010 时 同时向 时 十位计数器送入脉冲信号 当中的 9 U 0123 QQQQ 9 U 0100 且中的 0010 时 计数器 同时清零 即完成 24 0123 QQQQ 10 U 0123 QQQQ 9 U 10 U 进制计数 4 译码器及数码管 译码是把给定的代码进行翻译 将时 分 秒计数器输出的四位二进制代码翻译为相 应的十进制数 并通过 LED 显示器显示 通常 LED 显示器与译码器是配套使用的 实验中 选用的七段译码驱动器 74LS48 集成芯片 和数码管 LED 采用共阴极接法 电路如图 6 图 6 5 校时电路 通常情况下 时钟开始计时与标准时间不同 时钟采用输入脉冲信号给 时 分 校正 电路如图 7 简易数字电子钟 8 图 7 由图 7 可知 当开关 S 向 A 闭合 自动闭合 时 时钟正常计数 当开关向 B 闭合 手动闭合 时 每按压一次输出一个脉冲 即计数器计数增加 1 在按压按开关键时 由于机械开关的接触抖动 往往在几十毫秒内电压会出现多次抖动 相当于连续出现了几 个脉冲信号 显然 用这样的开关产生的信号直接作为电路的驱动信号可能导致电路产生 错误动作 这些情况下是不允许的 为了消除开关的接触抖动 因此在机械开关与被驱动 电路间接接入一个基本 RS 触发器 当 S 为 0 R 1 即开关向 B 闭合时 可得出 CP l 0 当按压按键时 开关向 A 闭合 S 1 R 0 可得出 CP CP 0 1 改变了输出信号的状态 若由于机械开关的接触抖动 则 R 的状态会在CP 0 和 1 之间变化多次 若 R l 由于 A 0 因此 G2 A 门仍然是 有低出高 不 22 U 会影响输出的状态 同理 当松开按键时 S 端出现的接触抖动亦不会影响输出的状态 因此 图 7 所示的电路 开关每按压一次 输出信号 CP 仅发生一次变化 这样就可以对 时钟的 时 分 进行手动校正 简易数字电子钟 9 为使时钟具有更加准确的计时 可采用等待校时对 秒 进行校正 如图 8 图 8 当开关 SW3 闭合时 时钟正常计数 当开关断开时 计数器停止计数 时钟可以进 行对 秒 的校正 当标准时间与时钟显示的时间相同时 闭合开关 SW3 这样就实现了 对 秒 的校正 第 3 章 系统综述 总体电路图 电路通电后 由于计数器和译码器驱动电路的状态不同 数字电子钟的显示时间要通 过校时电路来调整 555 构成多谐振荡器产生的 f 1Hz 的标准时间信号经过三个 74LS90 二 五 十进制计数 器级联分频后 从第三个 74LS90 的脚输出 f 1Hz 的秒方波信号 它既是秒计数器的计 3 Q 数脉冲 同时又作为时 分校正电路的校正信号 对分 时的校正也可以手动输入信号 秒脉冲信号送入秒计数器的个位进行计数 秒计数器个位从 0 开始计数 到 9 后输出 进位信号 秒十位计数器加 1 如此循环下去 当秒十位计数到 6 时 向分计数器送出进 位信号 从而完成秒六十进制计数 分六十进制计数器工作原理与秒计数器完全相同 时 计数器的个位在分计数器输入的进位信号作用下进行 0 9 的计数 到 9 后再接受到分进位 信号 时个位输出 1 输出计数脉冲使时十位的计数器加 1 当时十位和时个位显示 23 点 时 再有分进位信号脉冲输入时清零 显示为 00 点 时钟显示最大计数为 23 59 59 各 计数器的输出端输出的 BCD 码 分别送入相应的 74LS48 译码驱动集成电路译码 输出到 LED 共阳极数码管进行时间的显示 整体电路如图 9 简易数字电子钟 10 图 9 第 4 章 总结结束语 利用中小规模的集成电路设计了一台数字电子钟 该数字电子钟具有显示当前时 分 秒的时间 校时等功能 在该系统中集成计数器是关键部件 由它构成了 60 进制秒计数器 60 进制分计数器和 24 进制时计数器 并用译码器 LED 七段数码显示器显示这三个计数器 的输出 在校时电路中 秒校时电路和分 时校时电路分别采用等待校时和输入脉冲校时 来校对当前的显示时间 在试验中 一般采用 555 构成多谐振荡器 或使用石英晶体振荡器产生脉冲信号 一 般认为 振荡频率越高则精度越高 但是频率升高也会增加耗电量 所以在本实验中选用 555 多谐振荡器产生 1KHZ 的方波脉冲信号 经过分频后降为 1HZ 的信号输入到秒计数器 电路开始计数时 有一定的示数显示 整个电路并非从零开始计数 这对于数字电子钟的 应用没有影响 因为电子钟本身就需要时钟校正电路 通过校正电路对时钟进行校正 使 之与当前的标准时间相吻合 在使用机械开关对时钟进行较正时 时常会在电路中发生抖 简易数字电子钟 11 动 对此可以加入 RS 锁存器避免抖动产生的影响 用此方法可以对时钟进行手动输入信号 校正 也可以直接将校正信号接至 1HZ 的秒脉冲信号进行自动计数校正 若要加速校正电 路 也可以将校正信号接至 5HZ 信号输出端 即第三片 74LS90 芯片的端 这样也可 0 Q 以避免部分在按压机械开关时产生的抖动 5 元器件明细元器件明细 表一 元器件明细表 序号名称型号参数数量备注 1 555 计时器 NE5551 2 二五十分频计数器 74LS903 3 二进制加计数器 74LS1616 4 BCD 七段译码器 74LS486 5 数码显示管 74EG DIGITAL6 6 2 输入端四与非门 74LS003 使用 10 个电路 7 2 输入端四与门 74LS081 使用 1 个电路 8 六反相器 74LS041 使用 2 个电路 9 电阻 10WATT1K6 10 电容 AUDI01U2 11 机械开关 SW SPDT3 12 导线导线若干 主要器件附图 74LS90 74LS90 具有如下的五种基本工作方式 1 计数脉冲从 CP1输入 QA作为输出端 为二进制计数器 2 计数脉冲从 CP2输入 QDQCQB作为输出端 为异步五进制加法计数器 3 若将 CP2和 QA相连 计数脉冲由 CP1输入 QD QC QB QA作为输出端 则构成异步 8421 码十进制加法计数器 4 若将 CP1与 QD相连 计数脉冲由 CP2输入 QA QD QC QB作为输出端 简易数字电子钟 12 则构成异步 5421 码十进制加法计数器 5 清零 置 9 功能 异步清零 当 R0 1 R0 2 均为 1 S9 1 S9 2 中有 0 时 实现异步清零功能 即 QDQCQBQA 0000 置 9 功能 当 S9 1 S9 2 均为 1 R0 1 R0 2 中有 0 时 实现置 9 功能 即 QDQCQBQA 1001 74LS161 74LS161 是常用的四位二进制可预置的同步加法计数器 当清零端 CR 0 计数器输出 0000 这个时候为异步复位功能 当 CR 1 且 LD 0 时 0123 QQQQ 在 CP 信号上升沿作用后 74LS161 输出端的状态分别与并行数据输入端 0123 QQQQ 的状态一样 为同步置数功能 而只有当 CR LD EP ET 1 CP 脉冲 0123 DDDD 上升沿作用后 计数器加 1 74LS161 还有一个进位输出端 CO 其逻辑关系是 CO Q0 Q1 Q2 Q3 CET 合理应用计数器的清零功能和置数功能 一片 74LS161 可以组 成 16 进制以下的任意进制分频器 74LS48 74LS48 集成芯片作为 BCD 七段译码器 其主要功能实现对二进制数的解码 常与数 码显示管配合使用 使之显示出相应的十进制数字 A B C D 为相应的四位二进制 简易数字电子钟 13 输入 abcdefg 与数码管相对的 abcdefg 连接完成译码显示 6 6 设计中的收获与体会设计中的收获与体会 通过这次对数字电子钟的设计 让我们了解了设计电路的程序 也让我了解了关于数 字钟的原理与设计理念 在此次的数字钟设计过程中 更进一步地熟悉了多种芯片的结构及 掌握了各芯片的工作原理和其具体的使用方法 在计数器的连接中 要求