存储器相关习题

预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 4 2 半导体存储器 4 2 1 填空题 1 计算机中的存储器是用来存放 的 随机访问存储器的访问速度与 无关 答案 程序和数据 存储位置 2 对存储器的访问包括 和 两类 答案 读 写 3 计算机系统中的存储器分为 和 在 CPU 执行程序时 必须将指 令存 在 中 答案 内存 外存 内存 4 主存储器的性能指标主要是 存储周期和存储器带宽 答案 存储容量 存取时间 5 存储器中用 来区分不同的存储单元 1GB KB 答案 地址 1024X1024 或 220 6 半导体存储器分为 只读存储器 ROM 和相联存储器等 答案 静态存储器 SRAM 动态存储器 DRAM 7 RAM 的访问时间与存储单元的物理位置 任何存储单元的内容都能被 答案 无关 随机访问 8 存储揣芯片由 地址译码和控制电路等组成 答案 存储体 读写电路 9 地址译码分为 方式和 方式 答案 单译码 双译码 10 双译码方式采用 个地址译码器 分别产生 和 信号 答案 两 行选通 列选通 11 若 RAM 芯片内有 1024 个单元 用单译码方式 地址译码器将有 条输出线 用双译 码 方式 地址译码器有 条输出线 答案 1024 64 12 静态存储单元是由晶体管构成的 保证记忆单元始终处于稳定状态 存储的信息不 需 要 答案 双稳态电路 刷新 或恢复 13 存储器芯片并联的目的是为了 串联的目的是为了 答案 位扩展 字节单元扩展 14 计算机的主存容量与 有关 其容量为 答案 计算机地址总线的根数 2 地址线数 15 要组成容量为 4MX8 位的存储器 需要 片 4MXl 位的存储器芯片并联 或者需要 片 1MX3 的存储器芯片串联 答案 8 4 16 内存储器容量为 256K 时 若首地址为 00000H 那么末地址的十六进制表示是 答案 3FFFFH 17 主存储器一般采用 存储器件 它与外存比较存取速度 成本 答案 半导体 快 高 18 三级存储器系统是指 这三级 答案 高缓 内存 外存 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 19 表示存储器容量时 KB MB 表示硬盘容量时 KB MB 答案 1024 字节 t024x1024 或 220 字节 103 字节 106 字节 20 只读存储器 ROM 可分为 和 四种 答案 ROM PROM EPROM E 2PROM 21 SRAM 是 DRAM 是 ROM 是 EPROM 是 答案 静态存储器 动态存储器 只读存储器 可改写只渎存储器 22 半导体 SRAM 靠 存储信息 半导体 DRAM 则是靠 存储信息 答案 触发器 栅极电容 23 广泛使用的 和 都是半导体 存储器 前者的速度比后者快 但 不如后者高 它们 的共同缺点是断电后 保存信息 答案 SRAM DRAM 随机读写 集成度 不能 24 CPU 是按 访问存储器中的数据 答案 地址 24 EPROM 属于 的可编程 ROM 擦除时一般使用 写入时使用高压脉冲 答案 可多次擦写 紫外线照射 25 对存储器的要求是 为了解决这三个方面的矛盾 计算机采用多级存储器体 系 结构 答案 容量大 速度快 成本低 26 动态 MOS 型半导体存储单元是由一个 和一个 构成的 答案 晶体管 电容器 27 动态半导体存储器的刷新一般有 和 三种方式 答案 集中式 分散式 异步式 28 动态存储单元以电荷的形式将信息存储在电容上 由于电路中存在 因此 需要不断 地进行 答案 泄漏电流 刷新 29 动态 RAM 控制器由 和 两部分组成 答案 刷新控制电路 访存裁决电路 4 2 2 选择题 1 计算机的存储器系统是指 A RAM B ROM C 主存储器 D cache 主存储器和外存储器 答案 D 2 存储器是计算机系统的记忆设备 它主要用来 A 存放数据 B 存放程序 C 存放数据和程序 D 存放微程序 答案 C 3 内存若为 16 兆 MB 则表示其容量为 KB A 16 B 16384 C 1024 D 16000 答案 B 4 下列说法正确的是 A 半导体 RAM 信息可读可写 且断电后仍能保持记忆 B 半导体 RAM 属挥发性存储器 而静态的 RAM 存储信息是非挥发性的 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 C 静态 RAM 动态 RAM 都属挥发性存储器 断电后存储的信息将消失 D ROM 不用刷新 且集成度比动态 RAM 高 断电后存储的信息将消失 答案 C 5 可编程的只读存储器 A 不一定可以改写 B 一定可以改写 C 一定不可以改写 D 以上都不对 答案 A 6 组成 2MX8bit 的内存 可以使用 A 1MX8bit 进行并联 B 1MX4bit 进行串联 C 2MX4bit 进行并联 D 2MX4bit 进行串联 答案 C 7 若 RAM 芯片的容量是 2MX8bit 则该芯片引脚中地址线和数据线的数目之和是 A 21 B 29 C 18 D 不可估计 答案 B 8 若 RAM 中每个存储单元为 16 位 则下面所述正确的是 A 地址线也是 16 位 B 地址线与 16 无关 C 地址线与 16 有关 D 地址线不得少于 16 位 答案 B 9 若存储器中有 IK 个存储单元 采用双译码方式时要求译码输出线为 A 1024 B 10 C 32 D 64 答案 D 10 RAM 芯片串联时可以 A 增加存储器字长 B 增加存储单元数量 C 提高存储器的速度 D 降低存储器的平均价格 答案 B 11 RAM 芯片并联时可以 A 增加存储器字长 B 增加存储单元数量 C 提高存储器的速度 D 降低存储器的平均价格 答案 A 12 存储周期是指 A 存储器的读出时间 B 存储器进行连续读和写操作所允许的最短时间间隔 C 存储器的写入时间 D 存储器进行连续写操作所允许的最短时间间隔 答案 B 13 某微型计算机系统 若操作系统保存在软盘上 其内存储器应该采用 A RAM B ROM C RAM 和 ROM D CCP 答案 C 14 下面所述不正确的是 A 随机存储器可随时存取信息 掉电后信息丢失 B 在访问随机存储器时 访问时间与单元的物理位置无关 C 内存储器中存储的信息均是不可改变的 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 D 随机存储器和只读存储器可以统一编址 答案 C 15 和外存储器相比 内存储器的特点是 A 容量大 速度快 成本低 B 容量大 速度慢 成本高 C 容量小 速度快 成本高 D 容量小 速度快 成本低 答案 C 16 640KB 的内存容量为 A 640000 字节 B 64000 字节 C 655360 字节 D 32000 字节 答案 C 17 若一台计算机的字长为 4 个字节 则表明该机器 A 能处理的数值最大为 4 位十进制数 B 能 处理的数值最多为 4 位二进制数组成 C 在 CPU 中能够作为一个整体加以处理的二进制代码为 32 位 D 在 CPU 中运算的结果最大为 2 的 32 次方 答案 C 18 下列元件中存取速度最快的是 A Cache B 寄存器 C 内存 D 外存 答案 B 19 与动态 MOS 存储器相比 双极型半导体存储器的特点是 A 速度快 B 集成度高 C 功耗大 D 容量大 答案 A C 20 ROM 与 RAM 的主要区别是 A 断电后 ROM 内保存的信息会丢失 RAM 则可长期保存而不会丢失 B 断电后 RAM 内保存的信息会丢失 ROM 则可长期保存而不会丢失 C ROM 是外存储器 RAM 是内存储器 D ROM 是内存储器 RAM 是外存储器 答案 B 21 机器字长 32 位 其存储容量为 4MB 若按字编址 它的寻址范围是 A 0 1MW B 0 1MB C 0 4MW D 0 4MB 答案 A 22 某一 SRAM 芯片 其容量为 512x8 位 除电源端和接地端外 该芯片引出线的最小数 目 应为 A 23 B 25 C 50 D 19 答案 D 23 某一动态 RAM 芯片其容量为 16KXl 除电源线 接地线和刷新线外 该芯片的 最小引 脚数目应为 A 16 B 12 C 18 答案 B 24 某计算机字长 32 位 存储容量为 1MB 若按字编址 它的寻址范围是 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 A 0 1MW B 0 512KB C 0 256KW D 0 256KB 答案 C 25 某 RAM 芯片 其存储容量为 1024x16 位 该芯片的地址线和数据线数目分别为 A 20 16 B 20 4 C 1024 4 D 1024 16 答案 A 26 某计算机字长 16 位 其存储容量为 2MB 若按半字编址 它的寻址范围是 A 0 8M B 0 4M C 0 2M D 0 1M 答案 C 27 某计算机字长 32 位 存储容量为 8MB 若按双字编址 它的寻址范围是 A 0 256K B 0 512K C 0 1M D 0 2M 答案 C 28 以下四种类型的半导体存储器中 以传输同样多的字为比较条件 则读出数据传输率 最 高的是 A DRAM B SRAM C 闪速存储器 D EPROM 答案 C 29 对于没有外存储器的计算机来说 监控程序可以存放在 A RAM B ROM C RAM 和 ROM D CPU 答案 B 30 在某 CPU 中 设立了一条等待 WAIT 信号线 CPU 在存储器周期中 T 的下降沿 采样 WAIT 线 则下面的叙述中正确的是 A 如 WAIT 线为高电平 则在 T 2 周期后不进入 T 3 周期 而插入一个 Tw 周期 B Tw 周期结束后 不管 WAIT 线状态如何 一定转入 T 3 周期 C Tw 周期结束后 只要 WAIT 线为低 则继续插入一个 Tw 周期 直到 W AIT 线变高 才转入 T 3 周期 D 有了 W AIT 线 就可使 CPU 与任何速度的存储器相连接 保证 CPU 与存储器连接时 的时序配合 答案 C D 31 下面是有关存储保护的描述 请从题后列出的选项中选择正确答案 为了保护系统软件不被破坏 以及在多道程序环境下防止一个用户破坏另一用户的程 序 而 采取下列措施 1 不准在用户程序中使用 设置系统状态 等指令 此类指令是 指令 2 在段式管理存储器中设置 寄存器 防止用户访问不是分配给这个用用户的存 储 区域 3 在环保护的主存中 把系统程序和用户程序按其允许访问存储区的范围分层 假如规定 内层级别高 那么系统程序应在 用户程序应在 内层 访问外层的 存储区 4 为了保护数据及程序不被破坏 在页式管理存储器中 可在页表内设置 R 读 W 写 及 位 位为 1 表示该页内存放的是程序代码 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 供选择的项 A 特权 B 特殊 C 上 下界 D 系统 A 内层 B 外层 C 内层或外层 A 允许 B 不允许 A M 标志 B P 保护 C E 执行 D E 有效 答案 A C A B A C 4 2 3 判断改错题 1 动态 RAM 和静态 RAM 都是易失性半导体存储器 答案 对 2 计算机的内存由 RAM 和 ROM 两种半导体存储器组成 答案 对 3 个人微机使用过程中 突然 RAM 中保存的信息全部丢失 而 ROM 中保存的信息不受 影响 答案 错 RAM 中保存的信息在断电后会丢失 而 ROM 中保存的信息在断电后不受 影 响 4 CPU 访问存储器的时间是由存储器的容量决定的 存储器容量越大 访问存储器所 需的 时间越长 答案 错 CPU 访问存储器的时间与容量无关 而是由存储器元的材料决定的 5 因为半导体存储器加电后才能存储数据 断电后数据就丢失了 因此 EPROM 做成的存 储器 加电后必须重写原来的内容 答案 错 半导体存储器加电后才能存储数据 断电后数据丢失 这是指 RAM EPROM 是只读存储器 断电后数据不会丢失 因此 加电后不必重写原来的内容 6 大多数个人计算机中可配置的内存容量受地址总线位数限制 答案 错 内存容量不仅受地址总线位数限制 还受寻址方式 操作系统的存储管理方式等 限制 7 因为动态存储器是破坏性读出 所以必须不断地刷新 答案 错 刷新不仅仅因为存储器是破坏性读出 还在于动态存储器在存储数据时 若存储 器不做任何操作 电荷也会泄漏 为保证数据的正确性 必须使数据周期性地再生即刷新 8 固定 存储器 ROM 中的任何一个单元不能随机访问 答案 错 ROM 只是把信息固定地存放在存储器中 而访问存储器仍然是随机的 9 一般情况下 ROM 和 RAM 在存储体中是统一编址的 答案 对 在计算机设计中 往往把 RAM 和 ROM 的整体作主存 因此 RAM 和 ROM 一 般是统 编址的 4 2 4 简答题 1 存储元 存储单元 存储体 存储单元地址这几个术语有何联系和区别 答 计算机在存取数据时 以存储单元为单位进行存取 机器的所有存储单元长度相同 一 般由 8 的整数倍个存储元构成 同一单元的存储元必须并行工作 同时读出 写入 由许多 存 储单元构成一台机器的存储体 由于每个存储单元在存储体中的地位平等 为区别不同单 元 给每个存储单元赋予地址 都有一条惟一的地址线与存储单元地址编码对应 2 简述存储器芯片中地址译码的方式 答 地址译码的方式有两种 单译码方式和双译码方式 单译码方式只用一个译码电路 将所有的地址信号转换成字选通信号 每个字选通信号 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 用于选择一个对应的存储单元 双译码方式采用两个地址译码器 分别产生行选通信号和列选通信号 行选通和列选 通信号 同时有效的单元被选中 存储器一般采用双译码方式 目的是减少存储单元选通线 的数量 3 针对寄存器组 主存 cache 光盘存储器 软盘 硬盘 磁带 回答以下问题 1 按存储容量排出顺序 从小到大 2 按读写时间排出顺序 从快到慢 答 1 寄存器组一 cache 一软盘一主存一光盘存储器一硬盘一磁带 2 寄存器组一 cache 一主存一硬盘一软盘一光盘存储器一磁带 4 说明 SRAM 的组成结构 与 SRAM 相比 DRAM 在电路组成上有什么不同之处 答 SRAM 由存储体 读写电路 地址译码电路 控制电路组成 DRAM 还需要有动 态刷新电路 与 SRAM 相比 DRAM 在电路组成上有以下不同之处 1 地址线的引脚一般只有一半 因此 增加了两根控制线 RAS CAS 分别控制接 受行 地址和列地址 2 没有 CS 引脚 在存储器扩展时用 RAS 来代替 5 DRAM 存储器为什么要刷新 DRAM 存储器采用何种方式刷新 有哪几种常用的刷 新方 式 答 DRAM 存储元是通过栅极电容存储电荷来暂存信息 由于存储的信息电荷终究会 泄 漏 电荷又不能像 SRAM 存储元那样由电源经负载管来补充 时间一长 信息就会丢失 为此 必须设法由外界按一定规律给栅极充电 按需要补给栅极电容的信息电荷 此过程叫 刷新 DRAM 是逐行进行刷新 刷新周期数与 DRAM 的扩展无关 只与单个存储器芯片的内 部 结构有关 对于一个 128X128 矩阵结构的 DRAM 芯片 只需 128 个刷新周期数 常用的刷新方式有三种 集中式 分散式 异步式 6 静态 MOS 存储元 动态 MOS 存储元 双极型存储元各有什么特点 答 静态 MOS 存储元 V1 V2 V3 V4 组成的双稳态触发器能长期保持信息的状态 不变 是因为电源通过 V3 V4 不断供给 V1 或 V2 电流 动态 MOS 存储元是为了提高芯片的集成度而设计的 它利用 MOS 管栅极电容上电荷 的状态来存储信息 时间长了 栅极电容上的电荷会泄漏 而存储元本身又不能补充电荷 因此 需要外加电路给存储元充电 这就是所谓刷新 刷新是动态存储器所特有的 双极型存储元由两个双发射极晶体管组成 它也是由双稳电路保存信息 其特点是工作 速度比 MOS 存储元要高 以上三种存储元的共同特点是当供电电源切断时 原存的信息会消失 7 ROM 与 RAM 两者的差别是什么 指出下列存储器哪些是易失性的 哪些是非易 失性的 哪些是读出破坏性的 哪些是非读出破坏性的 动态 RAM 静态 RAM ROM Cache 磁盘 光盘 答 ROM RAM 都是主存储器的一部分 但它们有很多差别 1 RAM 是随机存取存储器 ROM 是只读存取存储器 2 RAM 是易失性的 一旦掉电 所有信息全部丢失 ROM 是非易失性的 其信息可 以长 期保存 常用于存放一些固定的数据和程序 比如计算机的自检程序 BIOS BASIC 解释程 序 游戏卡中的游戏等 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 8 页 共 26 页 2 动态 RAM 静态 RAM Cache 是易失性的 ROM 磁盘 光盘是非易失性的 动 态 RAM 是渎出破坏性的 其余均为非读出破坏性的 8 下列各种存储器中 哪些是挥发性存储器 哪些是非挥发性存储器 磁盘 DRAM ROM 磁带 光盘 SRAM EPROM PROM EEPROM 答 挥发性存储器有 DRAM SRAM 非挥发性存储器有磁盘 ROM 磁带 光 盘 EPROM PROM EEPROM 4 2 5 综合题 1 欲设计具有 64Kx2 位存储容量的芯片 问如何安排地址线和数据线引脚的数目 才能使 两者之和最小 请说明有几种解答 解 设地址线 x 根 数据线 y 根 则 2642 K y x 若 y 1 x 17 y 2 x 16 y 4 x 15 y 8 x 14 因此 当数据线为 1 或 2 时 引脚之和为 18 共有 2 种解答 2 表 4 1 给出的各存储器方案中 哪些是合理的 哪些不合理 对那些不合理的可以 怎样修 改 解 1 合理 2 不合理 因为存储单元的位数应为字节的整数倍 所以将存储单元的位数改为 16 较 合 理 3 不合理 因为 MAR 的位数为 8 存储器的单元数最多为 256 个 不可能达到 1024 个 所以将存储器的单元数改为 256 较合理 4 不合理 因为 MAR 的位数为 12 存储器的单元数应为 4K 个 不可能只有 1024 个 所以将存储器的单元数改为 4096 才合理 5 不合理 因为 MAR 的位数为 8 存储器的单元数应为 256 个 不可能只有 8 个 所 以 将存储器的单元数改为 256 才合理 另外 存储单元的位数为 1024 太长 改为 8 16 32 64 均可 6 不合理 因为 MAR 的位数为 1024 太长 而存储单元数为 10 太短 所以将 MAR 的位 数与存储单元数对调一下 即 MAR 的位数为 10 存储器的单元数正好为 1024 合理 3 某存储器容量为 4KB 其中 ROM 2KB 选用 EPROM 2KX8 RAM 2KB 选用 RAM 1KX8 地址线 A 15 A0 写出全部片选信号的逻辑式 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 9 页 共 26 页 解 ROM 的容量为 2KB 故只需 l 片 EPROM 而 RAM 的容量为 2KB 故需 RAM 芯 片 2 片 ROM 片内地址为 11 位 用了地址线的 A 10 A 0 这 11 根地址 线 RAM 片内地址为 10 位 用了地址线的 A 9 A0 这 10 根地址线 总容量需要 12 根地址线 可以考虑用 1 根地 址线 A 11 作为区别 EPROM 和 RAM 的片选信号 对于 2 片 RAM 芯片 可利用 A 10 来区别其 片选信号 由此 可得到如下的逻辑式 EPROM 110CS RAM 10111A CS 10112A A CS 4 图 4 4 a 是某 SRAM 的写入时序图 其中 R W 是读 写命令控制线 当 R W 线为低 电 平时 存储器按当时地址 2450H 把数据线上的数据写入存储器 请指出图中的错误 并画 出 正确的写入时序图 解 在 R W 线为低电平时 地址 数据都不能再变化 正确的写入时序图如图 4 4 b 5 没有一个 IMB 容量的存储器 字长为 32 位 问 1 按字节编址 地址寄存器 数据寄存器各为几位 编址范围为多大 2 按半字编址 地址寄存器 数据寄存器各为几位 编址范围为多大 3 按字编址 地址寄存器 数据寄存器各为几位 编址范围为多大 解 1 按字节编址 1MB 82 20 地址寄存器为 20 位 数据寄存器为 8 位 编址范围为 00000H FFFFFH 2 按半字编址 IMB 162821920 地址寄存器为 19 位 数据寄存器为 16 位 编址 范 围为 00000H 7FFFFH 3 按字编址 1MB 322821820 地址寄存器为 18 位 数据寄存器为 32 位 编址范 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 10 页 共 26 页 围为 00000H 3FFFFH 6 用 16KX8 位的 SRAM 芯片构成 64KXl6 位的存储器 试画出该存储器的组成逻辑 框 图 解 存储器容量为 64KXl6 位 其地址线为 16 位 015 A A 数据线也是 16 位 015 D D SRAM 芯片容量为 16KX8 位 其地址线为 14 位 数据线为 8 位 因此组成存储器时需字 位同时扩展 字扩展采用 2 4 译码器 以 16K 为一个模块 共 4 个模块 位扩展采用两片 串接 存储器的组成逻辑框图如图 4 5 所示 图 4 5 7 己知某 8 位机的主存采用半导体存储器 地址码为 18 位 芯片组成该机所允许的最大 主 存空间 并选用模块条的形式 问 1 若每个模块条为 32KX8 位 共需几个模块条 2 每个模块内共有多少片 RAM 芯片 3 主存共需多少 RAM 芯片 CPU 如何选择各模块条 解 若使用 4K 4 位 RAM 1 由于主存地址码给定 18 位 所以最大存储空间为 K 256218 主存的最大容量为 256KB 现每个模块条约存储容量为 32KB 所以主存共需 256KB 32KB 8 块扳 2 每个模块条的存储容量为 32KB 现使用 4K 4 位的 RAM 芯片拼成 4K 8 位 共 8 组 用地址码的低 12 位 110 A A 直接接到芯片地址输入端 然后用地址的高 3 位 1214 A A 通过 3 8 译码器输出分别接到 8 组芯片的选片端 共有 8 2 16 个 RAM 3 根据前面所得 共需 8 个模块条 用 151617A A A 通过 3 8 译码器来选择模块条 如 图 4 6 所示 8 用 8K 8 位的 ROM 芯片和 8K 4 位的 RAM 芯片组成存储器 按字节编址 其中 RAM 的地址为 0000H 5FFFH ROM 的地址为 6000 9FFFH 画出此存储器组成结构图 及 与 CPU 的连接图 解 RAM 的地址范围展开为 0000000000000000 0101111111111111 012 A A 从 0000H 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 11 页 共 26 页 1FFFH 容量为 8K 高位地址 131415A A A 从 000 010 所以 RAM 的容量为 8K 3 24K RAM 用 8K 4 的芯片组成 需 8K 4 的芯片 6 片 ROM 的末地址 首地址 9FFFH 6000H 3FFFH 所以 ROM 蛇容量为 214 16K ROM 用 8K 8 的芯片组成 需 8K 8 的芯片 2 片 图 4 6 RAM 的地址范围展开为 0110 0000 0000 0000 1001 1111 1111 1111 高位地址 131415A A A 从 011 100 存储器的组成结构图及与 CPU 的连接如图 4 7 所示 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 12 页 共 26 页 图 4 7 9 存储器分布图如下面所示 按字节编址 现有芯片 ROM 4K 8 和 RAM 8K 4 设计此 存储器系统 将 RAM 和 ROM 用 CPU 连接 解 RAM1 区域是 8K 8 需 2 片 8K 4 的芯片 RAM2 区域也是 8K 8 需 2 片 8K 4 的 芯片 ROM 区域是 8K 8 需 2 片 4K 8 的芯片 地址分析如下 1 方法一 以内部地址多的为主 地址译码方案为 用 1314A A 作译码器输入 则 0Y 选 RAM1 1Y 选 RAM2 3Y 选 ROM 当 012 A 时选 ROM1 当 112 A 时选 ROM2 扩展图与连接图如图 4 8 所示 0000H 1FFFH 2000H 3FFFH 4000H 5FFFH 6000H 7FFFH RAM1 RAM2 ROM 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 13 页 共 26 页 图 4 8 2 方法二 以内部地址少的为主 地址译码方案为 用 121314A A A 作译码器输入 则 0Y 和 1Y 选 RAM1 2Y 和 3Y 选 RAM2 6Y 选 ROM1 7Y 选 ROM2 扩展图和连接图如图 4 9 所示 图 4 9 10 用 8K 8 的 RAM 芯片和 2K 8 的 ROM 芯片设计一个 10K 8 的存储器 ROM 和 RAM 的容量分别为 2K 和 8K ROM 的首地址为 0000H RAM 的末地址为 3FFFH 1 ROM 存储器区域和 RAM 存储器区域的地址范围分别为多少 2 画出存储器控制图及与 CPU 的连接图 解 1 ROM 的首地址为 0000H ROM 的总容量为 2K 8 RAM 的末地址为 3FFFH RAM 的总容量为 8K 8 所以 地址为 2000H 2 设计方案 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 14 页 共 26 页 ROM 的地址范围为 RAM 的地址范围为 3 方法一 以内部地址多的为主 地址译码方案为 用 13A 来选择 当 13A 1 时选 RAM 当 111213A A A 000 时选 ROM 如图 4 10 所示 图 4 10 4 方法二 以内部地址少的为主 地址译码方案为 用 111213A A A 作译码器输入 则 0Y 选 ROM 4Y 5Y 6Y 7Y 均选 RAM 如图 4 11 所示 图 4 11 11 某机字长 8 位 试用如下所给芯片设计一个存储器 容量为 10KW 其中 RAM 为 高 8KW ROM 为低 2KW 最低地址为 0 RAM 芯片类型有为 4K 8 ROM 芯片有 2K 4 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 15 页 共 26 页 地址线 数据线各为多少根 RAM 和 ROM 的地址范围分别为多少 每种芯片各需要多少片 画出存储器结构图及与 CPU 连接的示意图 解 地址线为 14 根 数据线为 8 根 ROM 的地址范围为 0000H 07FFH RAM 的地址范围为 0800H 27FFH RAM 芯片共 2 片 ROM 芯片共 2 片 存储器结构图及与 CPU 连接的示意图如图 4 12 所示 图 4 12 12 用 8K 8 位的 ROM 芯片和 8K 4 位的 RAM 芯片组成存储器 按字节编址 其中 RAM 的地址为 2000H 7FFFH ROM 的地址为 9000H BFFFH 画出此存储器组成结构图及 与 CPU 的连接图 解 RAM 的 地 址 范 围 展 开 为 001 0000000000000 011 11111111111 012 A A 从 0000H 1FFFH 容量为 8K 高位地址 131415A A A 从 001 011 所以 RAM 的容量为 8K 3 24K RAM 用 8K 4 的芯片组成 需 8K 4 的芯片共 6 片 ROM 的 地 址 范 围 展 开 为 1001 000000000000 1011 111111111111 011 A A 从 000H FFFH 容量为 4K 高位地址 12131415A A A A 从 1001 1011 所以 ROM 的容量 为 4K 3 12K ROM 用 4K 8 的芯片组成 需 4K 8 的芯片 3 片 地址分析如下 地址译码方案 用 12131415A A A A 作译码器输入 则 2Y 和 3Y 选 RAM1 4Y 和 5Y 选 RAM2 RAM ROM 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 16 页 共 26 页 6Y 和 7Y 选 RAM3 9Y 选 ROM1 11Y 选 ROM3 存储器的组 成结构图及与 CPU 的连接图如 图 4 13 所示 13 CPU 的地址总线 16 根 015 A A 0A 是低位 双向数据总线 8 根 07 D D 控 制 总线中与主存有关的信号有 MREQ 允许访存 低电平有效 W R 高电平读命令 低电平写命 令 主存地址空间分配如下 0 8191 为系统程序区 由 EPROM 芯片组成 从 8192 32767 为 用户程序区 最后 最大地址 2K 地址空间为系统程序工作区 上述地址为 十进制 按字节编址 现有如下芯片 EPROM 8K 8 位 控 制 端 仅 有 CS SRAM 16K 8 位 2K 8 位 4K 8 位 8K 8 位 请 从 上 述 芯 片 中 选 择 芯 片 来 设 计 该 计 算 机 的 主 存 储 器 画 出 主 存 逻 辑 框 图 注 意 画 选 片 逻 辑 可 选 用 门 电 路 及 译 码 器 解 根据以上分析设计如下 EPROM 8K 8 芯片 1 片 SRAM 8K 8 位芯片 3 片 2K 8 位芯片 1 片 3 8 译码器 1 片 8191 0 1 1024 8 所以 EPROM 的容量为 8K 8 十六进制地址范围为 0000H 1FFFH 32767 8192 1 1024 24 所以 SRAM1 的容量为 24K 8 十六进制地址范围为 2000H 7FFFH 63487 32768 1 1024 30 所以空容量为 30K 8 65535 63488 1 1024 2 所以 SRAM2 的容量为 2K 8 十六进制地址范围为 F800H FFFFH 0 8191 8192 65535 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 17 页 共 26 页 地址分析如下 地址译码方案 用 131415A A A 作译码器输入 则 0Y 选 EPROM 1Y 2Y 3Y 选 SRAM1 7Y 选 SRAM2 但 1112A A 11 存储器的组成结构图及与 CPU 的连接图如图 4 14 所示 14 要求用 128K 16 位的 SRAM 芯片设计 512K 16 位 的 存 储 器 用 64K 16 位 的 EPROM 芯 片 组 成 128K 16 位 的 只 读 存 储 器 试 问 1 数据寄存器多少位 2 地址寄存器多少位 3 两种芯片各需多少位 4 EPROM 的地址从 00000H 开始 RAM 的地址从 60000H 开始 画出此存储器组成 框 图 图 4 14 解 1 存储器的总容量为 512K 16 位 SRAM 128K 16 位 EPROM 640K 16 位 数 据 寄 存 器 16 位 2 因为 20 2 1024K 640K 所 以 地 址 寄 存 器 20 位 EPROM SRAM1 SRAM2 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 18 页 共 26 页 3 所 需 SRAM 芯 片 数 为 512K 2B 128K 2B 4 片 所 需 EPROM 芯 片 数 为 128K 2B 64K 2B 2 片 4 EPROM 的 地 址 从 00000H 开 始 末 地 址 1FFFFH SRAM 的 地 址 从 60000H 开 始 末 地 址 为 DFFFFH SRAM 的 芯 片 为 128K 2B 内 部 地 址 线 17 根 EPROM 的 芯 片 为 64K 2B 内 部 地 址 线 16 根 地 址 展 开 如 下 以 内 部 地 址 多 的 为 主 存 储 器 组 成 结 构 框 图 如 图 4 15 所 示 15 某机访问空间 64KB I O 空间与主存统一编址 I O 空间占用 2K 范围为 FC00H FFFFH 现用 8KB 8 和 2KB 8 两 种 静 态 RAM 芯 片 构 成 主 存 储 器 RD WR 分 别 为 系 统 提 供 的 读 写 信 号 线 IO M 为 高 是 I O 操 作 为 低 是 内 存 操 作 请 画 出 该 存 储 器 逻 辑 图 并 标 明 每 块 芯 片 的 地 址 范 围 解 存储器逻辑图如图 4 16 所示 图 4 16 RAM 1 芯片的地址范围是 0000H 1FFFH RAM 2 芯片的地址范围是 2000H 3FFFH RAM 3 芯片的地址范围是 4000H 5FFFH EPROM SRAM 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 19 页 共 26 页 RAM 4 芯片的地址范围是 6000H 7FFFH RAM 5 芯片的地址范围是 8000H 9FFFH RAM 6 芯片的地址范围是 A000H BFFFH RAM 7 芯片的地址范围是 C000H DFFFH RAM 8 芯片的地址范围是 E000H E3FFH RAM 9 芯片的地址范围是 E400H E7FFH RAM 10 芯片的地址范围是 E800H EBFFH RAM 11 芯片的地址范围是 EC00H EFFFH RAM 12 芯片的地址范围是 F000H F3FFH RAM 13 芯片的地址范围是 F400H F7FFH RAM 14 芯片的地址范围是 F800H FBFFH I O 空间的地址范围是 FC00H FFFFH 16 用 2K 8 的芯片设计一个 8K l6 的存储器 当 B 0 时访问 16 位数 当 B 1 时 访问 8 位数 解 由于要求存储器能按字节访问 即 8K l6 16K 8 214 8 所以地址线需 14 根 数据线 为 16 根 先设计一个模块将 2K 8 扩展成 2K l6 内部地址为 111 A A 设计方案如 下 地址分析如下 B 11A 10A 9A 8A 7A 6A 5A 4A 3A 2A 1A 0A 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 8K l6 的存储器需要四个模块 因此需用 2 4 译码器 译码器的输出一般是低 电平有效 设 经反相后的输出分别为 3 2 1 0 则 1CS 2CS 3CS 1CS 4CS 5CS 6CS 7CS 8CS 的 表 达 式 分 别 为 001Y A CS 103Y A CS 205Y A CS 307Y A CS 访 问 0 号 单 元 的 16 位 数 访 问 偶 存 储 体 的 0 号 单 元 的 8 位 数 不 访 问 即 16 位 数 的 地 址 必须 为 偶 数 访 问 奇 存 储 体 的 l 号 单 元 的 8 位 数 访 问 2 号 单 元 的 16 位 数 访 问 偶 存 储 体 的 2 号 单 元 的 8 位 数 不 访 问 即 16 位 数 的 地 址 必须 为 偶 数 访 问 奇 存 储 体 3 号 单 元 的 8 位数 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 20 页 共 26 页 002 Y B A CS 104 Y B A CS 206 Y B A CS 308 Y B A CS 存 储 器 结 构 图 及 与 CPU 连 接 的 示 意 图 如 图 4 17 所 示 图 4 17 17 用 2K 8 的 芯 片 设 计 一 个 8K 32 的 存 储 器 当 0001 B B 时 访 问 32 位 数 当 0101 B B 时 访 问 16 位 数 当 1001 B B 时 访 问 8 位 数 解 由于 要求存储器能按字节访问 即 8K 32 32K 8 215 8 所 以 地 址 线 需 15 根 数 据 线 需 要 32 根 先设计一个模块将 2K 8 扩 展 成 2K 32 内 部 地 址 为 212 A A 扩 展 图 如 下 设 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 21 页 共 26 页 01011CS 01010112B CS 0101010101013A B A B CS 0101010101014A A B B A A B B CS 8K 32 的存储器需要四个模块 因此需要 2 4 译码器 译码器的输出一般是低电平 有效 设经反相后的输出分别为 3 2 1 0 则 1CS 2CS 3CS 1CS 4CS 5CS 6CS 7CS 8CS 9CS 10CS 11CS 12CS 13CS 14CS 15CS 16CS 的 表 达 式 分 别 为 001011 Y CS 001010112 Y B CS 00101010101013 Y A B A B CS 00101010101014 Y A B A B CS 101015 Y CS 101010116 Y B CS 10101010101017 Y A B A B CS 10101010101018 Y A A B A B CS 201019 Y CS 2010101110 Y B CS 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 22 页 共 26 页 201010101010111 Y A B A B CS 201010101010112 Y A A B A B CS 3010113 Y CS 3010101114 Y B CS 301010101010115 Y A B A B CS 301010101010116 Y A A B A B CS 存 储 器 的 结 构 图 及 与 CPU 的 连 接 图 如 图 4 18 所 示 图 4 18 18 用 16K l 位的 DRAM 芯片 由 128 128 矩阵存储元构成 构成 64K 8 位的存 储器 要 求 1 画出该寄存器组成的逻辑框图 2 设存储器读 写周期均为 0 51 s CPU 在 1 s 内至少要访存一次 试问采用 哪种刷 新方式比较合理 两次刷新的最大时间间隔是多少 对全部存储单元刷新一遍 所 需实际刷 新时间是多少 解 1 根据题意 存储器总容量为 64KB 故地址线共需 16 位 现使用 16K l 位的动 态 RAM 共需 32 片 芯片本身地址线占 14 位 其组成逻辑框图如图 4 19 所示 其中 使用一片 2 4 译码器 2 根据已知条件 CPU 在 1 s 内至少需要访存一次 采用异步刷新比较合理 对 动态 MOS 存储器来讲 两次刷新的最大时间间隔是 2 s RAM 芯片读 写周期为 0 5 s 预览 预览 计算机组成原理 习题与解析 第四章 存储器系统 邵桂芳 第 23 页 共 26 页 由于 16K 1 位 的 RAM 芯 片 由 128 128 矩 阵 存 储 单 元 构 成 刷 新 时 只 对 128 进 行 异 步 方 式 刷 新 故 刷 新 间 隔 为 2ms 128 15 6 s 可刷新信号周期 15 s 图 4 19 19 有一个 16K