周大课-嵌入式系统设计与实践-数电.ppt

1 嵌入式系统设计与实践 复习 1 基本电路的原理及其特性 3 第3章数字电子系统设计 最基本的逻辑电路有三种 与 或 非与Y AB有0出0 全1才1或Y A B有1出1 全0才0非输出和输入相反 4 数字电路基础 基本逻辑电路 4 第3章数字电子系统设计 4 数字电路基础 基本逻辑电路 5 第3章数字电子系统设计 其它逻辑功能门电路三态门输出除正常的高 低电平外 还有一个高阻态高电平有效的三态门 4 数字电路基础 基本逻辑电路 6 第3章数字电子系统设计 低电平有效的三态门 小圆圈代表低电平有效 4 数字电路基础 基本逻辑电路 7 第3章数字电子系统设计 三态门的应用 三态门可以接成总线结构 只要使各个门的控制端EN轮流为1 而且仅有一个为1 就可把各个门的输出轮流送到公共总线上而又互不干扰 4 数字电路基础 基本逻辑电路 8 第3章数字电子系统设计 OC门OC门要外接电源和上拉电阻才能正常工作 OC门实现线与 4 数字电路基础 基本逻辑电路 9 CMOS传输门 电路 逻辑符号 控制端高 低电平分别为VDD和0V 输入输出可以互换 信号可双向传输 工作原理 当C 0 时 只要输入信号的变化范围不超过VDD和0V 则TN管和TP管同时截止 输出与输入之间是高阻态 电阻大于109 传输门截止 当C 1 时 若0 vI VDD VGS th TN管导通 TP管截止 导通电阻很小 vO vI 若 VGS th P vI TP管导通 TN管截止 vO vI 输出电压 第3章数字电子系统设计 4 数字电路基础 基本逻辑电路 10 多余输入端的处理 对于与门和与非门 多余的输入端应接高电平或和已经使用的端相连 对于或门和或非门 多余的输入端应接低电平或和已经使用的端相连 接高电平 可以直接通过电阻和电源相连或者接到高电平处 接低电平可直接接地 但也有其它的连接方式 注意 TTL门 根据门输入级的特性 悬空 通过一个大电阻 大于2 5K 接地相当于在输入端加了一个高电平 通过一个小电阻 小于0 9K 接地相当于在输入端加了一个低电平 CMOS门 为防止干扰破坏逻辑关系和损坏器件 CMOS门输入端不能悬空 另外 由于CMOS门输入端不取用电流 所以输入端不管是通过大电阻还是通过小电阻接地 都相当于在输入端加了一个低电平 第3章数字电子系统设计 4 数字电路基础 基本逻辑电路 11 1 TTL门输入端悬空 通过大电阻接地 接电源 相当于接高电平 2 TTL门输入端通过小电阻接地 直接接地 相当于接低电平 3 CMOS门输入端通过电阻接地 直接接地 相当于接低电平 4 CMOS门输入端不允许悬空 第3章数字电子系统设计 4 数字电路基础 基本逻辑电路 12 第3章数字电子系统设计 常用有组合逻辑部件有 加法器数值比较器编码器译码器数据选择器在此主要讨论最常用的译码器和数据选择器 4 数字电路基础 组合逻辑电路 13 第3章数字电子系统设计 译码器 主要介绍二进制译码器2线 4线译码器3线 8线译码器显示译码器 4 数字电路基础 组合逻辑电路 14 集成双2线 4线译码器74HC139简介 管脚图 逻辑符号 功能表 输入选通端 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 15 集成的3线 8线译码器74HC138简介 管脚图 逻辑符号 地址输入端 输入控制端 输出端 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 16 功能表 说明 当G1为低电平或者和有一个为高电平时 禁止译码 输出全部为高电平 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 17 说明 当G1为高电平 且和同时为低电平时 允许译码 输出为最小项取反 低电平有效 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 18 第3章数字电子系统设计 译码器的应用作为器件的轮流选通控制信号 4 数字电路基础 组合逻辑电路 19 显示译码器 将译码器输出的高低电平信号 显示成人们熟悉的数码0 9 字母或图案 这就需要显示器件 而驱动显示器件的译码器称为显示译码器 常用的显示器件有七段数字显示器 字母数字型显示器以及可编程数字点阵显示器 无论哪种显示器都有发光二极管型 简称LED Lightemittingdiode型 和液晶型 简称LCD Liquidcrystaldisplay型 外形图 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 20 七段数字显示器 外形示意图 LED七段数字显示器是由七个发光二极管构成一个 8字符 它分为共阴极和共阳极两种 共阴极LED内部电路示意图 其中COM端为阴极公共端 接低电平 当a g端接高电平时 发光二极管点亮 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 21 显示的数码 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 22 显示译码器 显示译码器的输入为8421BCD码 而输出为a g七个高低电平信号 故这种译码器也称为4线 7线译码器或代码转换器 对于LED数码显示器 常用的集成显示译码器有74HC47和74HC48 其中74HC47驱动共阳极LED数码显示器 74HC48是驱动共阴极LED数码显示器 对于LCD数码显示器 常用的集成显示译码器有CD4543和CD4544 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 23 共阴极LED数码管显示译码器芯片74HC48简介 管脚图 逻辑符号 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 24 功能表 灯测试端 当输入低电平时 输出端a g全为高电平 数码管显示 8 译码时加高电平 说明 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 25 灭零输入端 当输入低电平且A3A2A1A0 0000时 则本应显示的 0 不显示 输出端a g全为低电平 正常译码时加高电平 说明 灭灯输入 灭零输出的双向端口 当该端口作为输入端口输入低电平时 无论其它输入端口为何种状态 输出端a g全为低电平 显示器熄灭 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 26 当该端口作为输出端口时 此时若输入A3A2A1A0 0000 且为低电平时 端口输出低电平 它的作用是在多位数码显示系统中 作为消隐 0 的输入信号 说明 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 27 74HC48驱动共阴极数码管的接线图 74HC48的具有集电极开路输出 内部接有2K 的上拉电阻 可直接驱动共阴极数码管 如果显示器亮度不够 可在译码器的输出端与电源之间接入1K 100K 的电阻 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 28 例 电路如图所示 试说明每一位显示器显示数字的范围 1 9 0 9 0 9 电路 第3章数字电子系统设计 4 数字电路基础 组合逻辑电路 29 第3章数字电子系统设计 触发器基本RS触发器 4 数字电路基础 时序逻辑电路 电路 逻辑符号 表示低电平触发 表示输出Q的取反 逻辑功能表 30 第3章数字电子系统设计 基本RS触发器低电平有效 直接置0端 直接置1端 4 数字电路基础 时序逻辑电路 31 第3章数字电子系统设计 JK触发器 逻辑符号 触发脉冲下降沿翻转 功能表 特性方程 还有下降沿触发的触发器 逻辑符号时钟端上无小圈 4 数字电路基础 时序逻辑电路 32 第3章数字电子系统设计 JK触发器 4 数字电路基础 时序逻辑电路 33 第3章数字电子系统设计 双输入端如J1 J2之间为逻辑与的关系 即J J1J2 4 数字电路基础 时序逻辑电路 为异步清零和异步置1端 不需要时钟控制 不用的时候接1 34 第3章数字电子系统设计 D触发器 4 数字电路基础 时序逻辑电路 逻辑符号 表示上升沿触发 特性方程 35 第3章数字电子系统设计 计数器分类 同步 异步计数器二进制 十进制 任意进制计数器加法 减法 可逆计数器在此主要介绍集成计数器及应用 4 数字电路基础 时序逻辑电路 36 第3章数字电子系统设计 集成同步四位二进制计数器74LS161 4 数字电路基础 时序逻辑电路 37 第3章数字电子系统设计 74LS161 4 数字电路基础 时序逻辑电路 为异步清零端 只要有效 低电平 不管其它输入端的信号为何值 都将使计数器的输出为零 为同步置数端 当有效 低电平 同时CP的上升沿来到时 计数器将预置数端D3D2D1D0的数据送到输出端 38 第3章数字电子系统设计 集成同步十进制计数器74LS160 4 数字电路基础 时序逻辑电路 74LS160的逻辑符号和功能和74LS161完全一样 其差别仅在74LS161是十六进制 而74LS160是十进制 它的进位是在当Q3Q2Q1Q0 1001时产生 39 第3章数字电子系统设计 任意进制计数器实现扩展容量 两片74LS160级连可以构成100进制 两片74LS161级连可以构成256进制 4 数字电路基础 时序逻辑电路 40 第3章数字电子系统设计 清零法构成任意进制利用74LS160 161的清零端用计数循环中的最高状态SM译码产生清零信号 4 数字电路基础 时序逻辑电路 由于清零不需要时钟控制 故产生清零的最高状态SM不稳定 不能作为稳定的计数状态 稳定的计数状态是从0000 SM 1 有M个状态 41 第3章数字电子系统设计 例 用清零法将同步十进制计数器74LS160设计成一个七进制计数器解 只需将SM S7 0111状态译码 产生清零信号送到74LS160的端 电路如图 a 所示 状态转换图如图 b 所示 对于本例 如果换成用74LS161来实现 连接方式与74LS160一样 4 数字电路基础 时序逻辑电路 42 第3章数字电子系统设计 用置数法构成任意进制计数器利用74LS160 161的置数端用计数循环中的最高状态译码产生置数信号 初态可以是D3D2D1D0设置的任意状态 4 数字电路基础 时序逻辑电路 由于置数需要时钟控制 故产生置数的最高状态是稳定的 作为稳定的计数状态之一 只要计数循环中有M个稳定状态 就是M进制计数器 43 第3章数字电子系统设计 例用置数法将同步十进制计数器74LS160接成七进制计数器 解 同步十进制计数器74LS160有十个有效状态 构成七进制时可以用它的任意七个有效状态 4 数字电路基础 时序逻辑电路 方案 2 是用状态0010 1000 应将预置数端接成0010 用1000产生译码信号送到 方案 1 是用状态0000 0110 应将预置数端 接成0000 用0110产生译码信号送到 44 第3章数字电子系统设计 4 数字电路基础 时序逻辑电路 或用进位信号C直接产生译码信号送到 方案 3 是用状态0011 1001 应将预置数端 接成0011 用1001产生译码信号送到 信号变换电路 1 电压 脉宽变换电路 第3章数字电子系统设计 2 光亮度 频率变换电路 3 用红外发光管实现的光 脉冲变换电路 可用于静脉注射监测电路 4 数码管静态驱动显示电路 设计举例 1脉搏计的设计 设计要求 实现在15s内测量1min的脉博数 并且显示其数字 正常人脉搏数为60 80次 mim 婴儿为90 100次 min 老人为70 150次 min 误差小于 5次 min 1 总体方案 1 分析设计题目要求脉搏计是用来测量一个人心脏跳动次数的电子仪器 也是心电图的主要组成