分频系数可调的分频器

桂林电子科技大学基础工程设计论文 1 基础工程设计 论文 说明书 题 目 分频系数可调的分频器 院 系 电子工程与自动化学院 专 业 光电信息工程 学生姓名 黄德福 学 号 指导教师 彭智勇 2013 年 9 月 13 日 桂林电子科技大学基础工程设计论文 2 目 录 引言 1 1 设计任务和要求 1 1 1 设计要求 1 1 2 设计思想和原理 1 2 系统方案 1 2 1 方案论证与选择 1 1 3 系统框图 1 4 硬件设计 2 4 1 计数器的分频部分 2 2 4 2 反馈电路部分 2 2 4 3 后级信号处理 3 3 4 4 显示分频系数部分 3 3 5 系统调试及测定 3 5 1 硬件调试方法及过程 3 3 5 1 1 调试仪器 3 3 5 1 2 调试过程 3 3 5 2 调试及评定 4 4 5 2 1 系统的调试 4 4 5 2 2 仿真理论值 4 4 6 实际结果测量及分析 5 7 结论 6 谢辞 7 参考文献 8 附录 9 附录一 电路原理图电路原理图 9 附录二 设计设计 PCBPCB 图图 10 附录三 元件清单元件清单 11 桂林电子科技大学基础工程设计论文 3 分频系数可调的分频器 引言引言 分频器是数字系统设计中的一种基本电路 通常用于对某个给定的频率进行分频 以得 到我们所需要的频率 根据不同设计的需要 我们会遇到偶数分频 奇数分频 半整数分频 等 有时要求等占空比 有时要求非等占空比 在同一个设计中有时要求多种形式的分频 由计数器或计数器的级联构成各种形式的偶数分频及非等占空比的奇数分频 实现较为简单 在本课题中要求的是可调系数的分频器 我们可以实现可调的偶数分频系数的非等占空比的 分频器 较为简单实用 采用计数器和门电路即可实现课题的要求 1 设计任务和要求 1 1 设计要求 1 分频系数在一定范围可调 2 拟定分频器的组成框图 3 画出分频器的整机逻辑电路图 4 设计并安装各单元电路 要求 PCB 布线整齐 美观 便于调试 1 2 设计思想和原理 通过计数器计数脉冲的个数 设置计数器的进制 从而产生计数脉冲 然后计数脉 冲通过 D 触发器的二分频整形输出 形成稳定的方波输出 即可分频出我们所需要的频率 的信号 2 系统方案 本系统主要由计数模块 反馈模块 后级处理模块以及显示模块组成 下面论证计数模 块 2 1 方案论证与选择 方案一 采用异步十进制计数器 74LS192 运用异步加法反馈清零法计数分频 加法 反馈清零可以实现清楚明了的计数分频 可以通过输出端直接设计拨码开关即可实现可调的 分频系数 方案二 采用异步十进制计数器 74LS192 运用异步加法置数法计数分频 加法置数 计算比较繁琐 操作不方便 而且计数分频时容易发生跳变 不宜选择分频 综合考虑 故选择方案一 比较方便设计 3 系统框图 桂林电子科技大学基础工程设计论文 4 74LS192 计数 信号输入 拨码开关设 置分频系数 74LS48 译码 74LS573 锁 存显示数据 数码管显示 分频系数 门电路设置 反馈电路 D 触发器 二分频整 形 分频信 号输出 4 硬件设计 4 1 计数器的分频部分 通过拨码开关实现分频系数的可调 采用与非门进行对计数器的进制调整 并且高电平 对与非门来说是开门信号 则 4 个输入端接一个上拉电阻 起到高电平的作用 由于 74LS192 的清零端异步清零的 MR 低电平是正常计数 高电平时是清零 则需要将最终 计数的信号进行取反 方可清零重新计数 如图 1 P1 1 Q1 2 Q0 3 CNT DWN 4 CNT UP 5 Q2 6 Q3 7 GND 8 P3 9 P2 10 PL 11 TC UP 12 TC DWN 13 MR 14 P0 15 VCC 16 U6 SN74LS192N P1 1 Q1 2 Q0 3 CNT DWN 4 CNT UP 5 Q2 6 Q3 7 GND 8 P3 9 P2 10 PL 11 TC UP 12 TC DWN 13 MR 14 P0 15 VCC 16 U7 SN74LS192N 5K R8 5K R7 5K R6 5K R55K R2 5K R1 5K R3 GND 5K R4 9 10 12 13 8 U5B 74LS20 5V 5V 1 2 3 45 6 7 8 S1 SW DIP4 1 2 3 45 6 7 8 S2 SW DIP4 5V 5V 1 2 4 5 6 U5A 74LS20 12 U8A 74LS04 GND CLK 5V 5V com L1 L2 MR MR com 98 U8D 74LS04 图 1 4 2 反馈电路部分 由于是两片 74LS192 进行级联的 则需要低位的计数芯片的进位输出需要接到高位的 时钟信号的输入 才能实现更大的分频系数的调节 并且级联需要两片 192 能够同时清零 才能实现分频信号的输出 则需要一个与门来实现同时清零的效果 整数的是十分频也是需 要满足与门的关系 只需要将低位的进位信号和级联信号相与即可 如图 2 桂林电子科技大学基础工程设计论文 5 L2 L1 com MR 信信10信信 1 2 3 Datasheet U9A SN74LS00N 56 U8C 74LS04 5 6 4 U9B SN74LS00N 1110 U8E 74LS04 图 2 4 3 后级信号处理 反馈清零输出的信号为一个窄脉冲 一个门的开启的时间 很短暂 我们使用一 般的示波器观察是很难检测到的 综合考虑 牺牲奇数分频系数部分 获取可观测的分频信 号 通过 D 触发器实现该功能 输出的清零信号中 每来一个上升沿 D 触发器就会自动的 跳变取反一次 直到下一个上升沿的到来 才改变他的输出电平 如图 3 4 CLK 3 D 2 1 Q 5 Q 6 CLR PR U12A M74HC74B1R 5V 5V MR OUT 图 3 4 4 显示分频系数部分 由于计数器的输出信号为二进制代码 则需要进行译码方可用数码管显示 但计数 的过程中是动态的 而且随着输入信号的频率越高显示时越模糊 只能看到两个 88 那 么需要采用锁存器 74HC573 将显示数据的锁存 显示当前的分频系数 如图 4 BI RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 U4 74LS48 BI RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 U3 74LS48 a 4 b 5 dp 6 c 7 com 8 d 9 e 10 g 1 f 2 com 3 U2 a 4 b 5 dp 6 c 7 com 8 d 9 e 10 g 1 f 2 com 3 U1 GND GND 信信 OE 1 D1 2 D2 3 D3 4 D4 5 D5 6 D6 7 D7 8 D8 9 GND 10 LE 11 Q8 12 Q7 13 Q6 14 Q5 15 Q4 16 Q3 17 Q2 18 Q1 19 VCC 20 U10 M74HC573B1R OE 1 D1 2 D2 3 D3 4 D4 5 D5 6 D6 7 D7 8 D8 9 GND 10 LE 11 Q8 12 Q7 13 Q6 14 Q5 15 Q4 16 Q3 17 Q2 18 Q1 19 VCC 20 U11 M74HC573B1R GNDGND 5V 5V GNDGND 1 2 4 3 S5 SW DIP 2 GND 5V R10 10K R11 10K LE1 LE2 LE1 LE2 信信 图 4 5 系统调试及测定 5 1 硬件调试方法及过程 5 1 1 调试仪器 函数 任意波形发生器 1 台 数字示波器 1 台 数字万用表 1 个 5 1 2 调试过程 1 首先观察电路有无断点或可疑点 若有则用电烙铁进行焊接 2 用万用表测试所有线路 确保都为正常电路 桂林电子科技大学基础工程设计论文 6 3 由于本系统使用的是数字计数器 无需调零等 所以电路连线检查和电源线路正确后 即完成硬件调试 5 2 调试及评定 5 2 1 系统的调试 系统硬件电路及软件平台完成时 必须对系统进行测定 由于理论与实践有一定差 距 在实际实验中理论值仅能作为一个参考 将信号源接入本系统中 调节输入信号为方波 峰峰值 5Vpp 直流偏置 2Vdc 调节分频系数 通过调节拨码开关对应的二进制数的 2 倍即为 分频系数 如调节低位的拨码开关二进制数值为 1001 高位拨码开关二进制数值为 0010 则组合的分频系数为 29 2 58 分频 注意本系统只能对偶数分频 且分频系数的范围是 2 198 偶数分频 如果超出此范围是不能分频的 并且 74LS192 的最大能分辨的频率 30MHz 5 2 2 仿真理论值 使用仿真软件 Multisim 进行仿真 仿真结果如下 输入信号为 1KHz 拨码开关对应的分频系数为 40 分频 仿真结果分频周期为 39 96ms 即 25Hz 如图 5 图 5 输入信号为 25KHz 拨码开关对应的分频系数为 50 分频 仿真结果分频周期为 2 000ms 即 500Hz 如图 6 图 6 输入信号为 70KHz 拨码开关对应的分频系数为 70 分频 仿真结果分频周期为 1 000ms 即 桂林电子科技大学基础工程设计论文 7 1000Hz 如图 7 图 7 输入信号为 150KHz 拨码开关对应的分频系数为 150 分频 仿真结果分频周期为 1 000ms 即 1000Hz 如图 8 图 8 由上面的仿真结果可以得知 该方案是可行的 而且分频系数是可以调节的 并且输 出的方波也是比较稳定的 等占空比的 6 6 实际结果测量及分析 如表 1 输入信号 Hz拨码开关 对应的数 值 拨码开关 对应的分 频系数 理论值 Hz实际值 Hz误差 10005101001000 000 18009181001000 000 600015302002000 000 700035701001000 000 45000751503003000 000 90000501009009000 000 9018010009990 100 桂林电子科技大学基础工程设计论文 8 6012012500124980 010 408025000249950 020 24480 002 表 1 由上表可知 本系统的可调分频系数的分频器是可行的 分频出来的信号也是比较稳定 的 其误差是比较小的 精度也是比较高的 该误差产生的原因 一方面来自信号源的误差 信号源的输出没有加同轴电缆进行对信号的保护 导致一部分高频信号的失真 并且容易受 到外界的信号干扰 另一方面是本系统中的各个芯片的兼容性不能够完全匹配吻合 频率越 高其各个芯片之间会有一定的干扰 处理速度跟不上等 7 7 结论结论 通过本系统的测试可知 可调分频系数范围是 2 198 偶数分频 输出的波形为等占 空比的方波 调试过程中遇到的问题有 示波器检测不到输出分频信号 解决方案是在输出信号加一 个 D 触发器对输出波形整形和分频 输出稳定的方波 但使用 D 触发器后会牺牲奇数分频系 数 则最后分频出来的信号只有偶数分频系数 显示部分对高频信号分辨率不清晰 解决方 案采用锁存器对显示信号进行锁存 通过拨码开关对显示分频系数进行调整 保留其显示数 据 本系统需要改进的地方有 显示部分应该使用的是静态显示 而不是动态扫描的形式 可调分频系数可以增加奇数分频 通过本次实验的设计和验证 本系统的可调分频系数的分频器的设计方案是可行的 输 出的波形也比较稳定 使得系统成为一款使用简便 便携式的廉价的可调分频系数的分频器 采用了多种方法减小测量误差 用数码管显示测量结果 测量精度高 显示直观 使系统具 有功能强 性能可靠的特点 桂林电子科技大学基础工程设计论文 9 谢 辞 在这里我要衷心的感谢彭智勇老师在繁忙的工作和学习中抽时间对我进行指导和帮助 他在我的整个课程设计设计过程中 在硬件硬件方面给我很多有意义的启迪 在系统设计方 面和调试电路提出了许多建议 通过这段时间的课程设计制作使我从系统方案论证 硬件电 路设计 以及硬软件调试等各个方面都积累了不少经验 这将是我以后工作和学习的宝贵财 富 同时还要感谢很多帮助过我的同学们 他们不仅给予了我很多好的建议 帮助我解决了 设计中遇到的问题 而且通过交流 更是获得了多角度的思考问题的启迪 可以说没有老师 的指导和同学的帮助也就没有我今天的作品 桂林电子科技大学基础工程设计论文 10 参考文献 1 阎石 数字电子技术基础 北京 高等教育出版社 2006 5 2 华成英 童诗白 模拟电子技术基础 北京 高等教育出版社 2006 5 3 周巍 黄雄华 数字逻辑电路 成都 电子科技大学出版社 2007 82007 8 桂林电子科技大学基础工程设计论文 11 附附 录录 附录一 电路原理图附录一 电路原理图 P1 1 Q1 2 Q0 3 CNT DWN 4 CNT UP 5 Q2 6 Q3 7 GND 8 P3 9 P2 10 PL 11 TC UP 12 TC DWN 13 MR 14 P0 15 VCC 16 U6 SN74LS192N P1 1 Q1 2 Q0 3 CNT DWN 4 CNT UP 5 Q2 6 Q3 7 GND 8 P3 9 P2 10 PL 11 TC UP 12 TC DWN 13 MR 14 P0 15 VCC 16 U7 SN74LS192N 5K R8 5K R7 5K R6 5K R55K R2 5K R1 5K R3 GND 5K R4 BI RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 U4 74LS48 BI RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 U3 74LS48 9 10 12 13 8 U5B 74LS20 a 4 b 5 dp 6 c 7 com 8 d 9 e 10 g 1 f 2 com 3 U2 a 4 b 5 dp 6 c 7 com 8 d 9 e 10 g 1 f 2 com 3 U1 GND GND 5V 5V 1 2 3 45 6 7 8 S1 SW DIP4 1 2 3 45 6 7 8 S2 SW DIP4 5V 5V 1 2 4 5 6 U5A 74LS20 12 U8A 74LS04 GND 1 2 P2 Header 2 1 2 P5 Header 2 CLK 5V 5V com L1 L2 L2 L1 com MR MR MR com 1 2 P4 Header 2 1 2 P7 Header 2 1 2 P3 Header 2 1 2 P6 Header 2 GND 信信信信信 信信 信信10信信 1K R9 1 2 P1 Header 2 信信 信信信 5V D1 LED0 GND S3 SW DPDT S4 SW PB 5V GND MR CLK 信信信信信信 信信信信信信 1 2 3 Datasheet U9A SN74LS00N 56 U8C 74LS04 5 6 4 U9B SN74LS00N 1 2 J1 CON2 ResetPower OE 1 D1 2 D2 3 D3 4 D4 5 D5 6 D6 7 D7 8 D8 9 G