实验九 计数器及其应用 实验内容、原理及表格

1 实验九实验九 计数器及其应用计数器及其应用 实验内容 实验内容 一 用一 用 D D 触发器构成异步二进制加法计数器触发器构成异步二进制加法计数器 说明 本电路用两块 74LS74 共四只 D 触发器构成 图中第一 二只为第一块 第三 四只为第二块 除了图中标注的引脚外 电源端 14 地端 7 记住连接 3 Q 2 Q 1 Q 接到电平显示 请大家在实验报告中将减法电路图画出 请大家在实验报告中将减法电路图画出 0 Q 该电路的特点是每一个 D 触发器都构成触发器 利用了其具有的翻转功能 在计数 T 器清零后 如何清零 如何清零 第一个触发器的状态为 T 0 Q1 Q 1 当第一个 CP0到来时 变化为 此时输出结果为 0001 1 Q0 Q 2 当第二个 CP0到来时 第一个触发器的状态变化为 即由 T 0 Q1 QQ 0 1 此时 CP1得到一个上升沿触发信号 第二个触发器的状态变为 输出 T 1 Q0 Q 结果为 0010 3 接着重复步骤 1 得到 0011 依此类推 表一表一 用用 D D 触发器构成异步二进制加触发器构成异步二进制加 减法计数器减法计数器 二进制码输出二进制码输出输入 CP 数 Q3Q2Q1Q0 十进 制数 输入 CP 数 Q3Q2Q1Q0 十进 制数 08 19 210 311 412 513 614 715 2 二 按下表格测试二 按下表格测试 CC40192CC40192 同步十进制可逆计数器的逻辑功能同步十进制可逆计数器的逻辑功能 输 入输 出 CR LD CPUCPDD3D2D1D0Q3Q2Q1Q0 1 0000 00 dcbadcba 01 1 加 计 数 011 减 计 数 三 用用 CC40192CC40192 同步十进制可逆计数器实现同步十进制可逆计数器实现 84218421 码十进制加码十进制加 减法计数器减法计数器 表二表二 实现实现 84218421 码十进制加码十进制加 减法计数器减法计数器 二进制码输出输入 CP 数 Q3Q2Q1Q0 十进 制数 0 1 2 3 4 5 6 7 8 9 四 按图四 按图 9 9 3 3 用两片 用两片 CC40192CC40192 级联组成两位十进制加法计数器 输入级联组成两位十进制加法计数器 输入 1Hz1Hz 连连 续脉冲 实现续脉冲 实现 0000 9999 累加计数 累加计数 说明 应接计数为加计数时相应的电平 请大家在实验报告中将实现请大家在实验报告中将实现CRLD D CP 3 由由 9999 0000 递减的减法计数器电路图画出 递减的减法计数器电路图画出 五 用五 用 CC40192CC40192 同步十进制可逆计数器实现六进制加法计数器 复位法 同步十进制可逆计数器实现六进制加法计数器 复位法 表三表三 实现六进制加法计数器实现六进制加法计数器 二进制码输出输入 CP 数 Q3Q2Q1Q0 十进 制数 0 1 2 3 4 5 六 用六 用 CC40192CC40192 同步十进制可逆计数器实现九进制加法计数器 复位法 同步十进制可逆计数器实现九进制加法计数器 复位法 表四表四 实现九进制加法计数器实现九进制加法计数器 二进制码输出输入 CP 数 Q3Q2Q1Q0 十进 制数 0 1 2 3 4 5 4 6 7 8 七 利用置数功能 七 利用置数功能 获得 获得 421421 进制计数器进制计数器LD 421421 进制计数器的计数原理 进制计数器的计数原理 当第 10 个脉冲输入 CC40192 1 后 CC40192 1 的将向 CC40192 2 进位 而CO 当第 100 脉冲输入 CC40192 1 后 CC40192 2 的就向 CC40192 3 进位 当第 400CO 个脉冲输入 CC40192 1 后 CC40192 3 计数器输出的 即相当于百位 3210 0100Q Q QQ 的十进制数 4 由此类推 当第 421 个脉冲 CC40192 3 计数器输出的 3210 0100Q Q QQ 即相当于百位的十进制数 4 CC40192 2 计数器输出的 即相当于百位的 3210 0010Q Q QQ 十进制数 2 CC40192 1 计数器输出的 即相当于百位的十进制数 1 故 3210 0001Q Q QQ 整个电路显示的十进制数为 421 此时 接到与非门 1 的三个输入端均为高电平 故与非门 1 输出低电平 可以