3-8译码器及其应用

1 上上 海海 XXXXXX 学学 院院 硬件系统设计硬件系统设计 上机实验报告 六 上机实验报告 六 姓名 学号 班级 成绩 实验名称 译码器及其应用 实验地点 实验设备 计算机型号 生产商 设备号 使用软件 Multisim 10 0 实验时间 年 月 日 星期 时 分至 时 分 一 一 实验原理 简述实验原理 简述 用自己的理解 用自己的理解 所谓译码器就是通过不同逻辑电路 根据 与 或 非 等门的不同组合输入得 出不同的输出 从而实现译码 也就是说 3 个输入就可以得到 2 的三次方即 8 个输出 也就是 3 跟输入地址线能译码出 8 个地址 本次实验便是基于这一原理进行的 二 实验内容 步骤 二 实验内容 步骤 选择一个74LS138D芯片 2 选择一个四输入与非门NAND4 选择一个探测器作为显示器件 3 添加一个Word Genvertor 字信号发生器 用来产生数码 再添加5v的电源VCC和地使 能端G1 接电源VCC G2A G2B 接地 如下图 双击进行Word Genvertor 字信号发生器 的参数设置如下 4 运行仿真开关 可以观察运算结果 探测器发光表示数据为 1 不发光表示数据为 0 其中 X1 X2 表示加数 被加数 X3表示低位向本位产生的进位 X4表示相加 的和 X5表示本位向高位产生的进位 观察结果 5 6 7 8 以灯亮为1 灯灭为0 做真值表如下 X1加数X2被加数 X3 低位向高位进位X4 相加和X5 本位向高位进位 00000 10010 01010 11001 00110 10101 01101 11111 9 实验结果分析 实验结果分析 首先 重新设置buffer size 设为0008 这样才能出现X1X2X3为111的情形 实验是通过一个38译码器 通过译码电路来实现两个二进制一位数的加法 但是实验存在一个错误 及X1X2X3为100时 X4不为1 即真值表中红字部分 10 检验其余情形 均正确 对错误情况进行分析 得出结论如下 老师给出的实验电路图存在错误 老师给出的实验电路图存在错误 3838译码器译码器Y0Y0输出端不应连接与非门 让输出端不应连接与非门 让 Y0Y0端置空 不连接任何引脚 得出修改后电路图如下 端置空 不连接任何引脚 得出修改后电路图如下 检验后实验结果均正确 根据实验得出的实验基本原理 根据实验得出的实验基本原理 从得出的真值表 我们能很容易的看出用3 8译码器实现二进制一位加 法的原理 首先3 8译码器真值表如下 11 当选中Y0至Y7中某端口时 则该端口置0 其余均为1 由实验得出的真 值表可知 产生进位 即X5为1 只有在选中Y3 Y5 Y6 Y7时 即X3X2X1分 别为011 101 110 111时 所以可通过一个四输入 与非门 将 Y3 Y5 Y6 Y7相连 未选中时Y3 Y5 Y6 Y7始终为1 则 与非门 输出 始终为0 表示无本位向高位的进位 同理 对加法和X4的处理 由真值表得出只有在选中 Y1 Y2 Y4 Y7 即X3X2X1为001 010 100 111 时 和为1 所以通过一 个四输入 与非门 将Y1 Y2 Y4 Y7 为选中时Y1 Y2 Y4 Y7始终为 1 与非门 输出为0 即和为0 选中时和为1 三 实验体会 三 实验体会 实验