关 键 词：

射频 电路 基础 作业

资源描述：

射频电路基础大作业 学学 院院 电子工程学院 姓 名 题目要求题目要求 题目一 基于 Multisim 仿真的振幅调制电路设计 1 1 基本要求 参考教材 射频电路基础 第五章振幅调制与解调中有关差分对放大器调 幅和二极管调幅的原理 选择元器件 调制信号和载波参数 完成 Multisim 电 路设计 建模和仿真 实现振幅调制信号的输出和分析 1 2 实践任务 1 选择合适的调制信号和载波的振幅 频率 通过理论计算分析 正确选择 晶体管和其它元件 搭建单端输出的差分对放大器 实现载波作为差模输入电 压 调制信号控制电流源情况下的振幅调制 调整二者振幅 实现基本无失真 的线性时变电路调幅 观察记录电路参数 调制信号 载波和已调波的波形和 频谱 2 参考例5 3 1 修改电路为双端输出 对比研究平衡对消技术在该电路中的 应用效果 3 选择合适的调制信号和载波的振幅 频率 通过理论计算分析 正确选择 二极管和其它元件 搭建单二极管振幅调制电路 实现载波作为大信号 调制 信号为小信号情况下的振幅调制 调整二者振幅 实现基本无失真的线性时变 电路调幅 观察记录电路参数 调制信号 载波和已调波的波形和频谱 4 参考例5 3 2 修改电路为双回路 对比研究平衡对消技术在该电路中的应 用效果 题目二 数字调制与解调的集成器件学习 2 1 基本要求 射频电路基础 第八章数字调制与解调是调制信号为数字基带信号时的 调制与解调 是第五章和第七章的扩展 直接面向应用 学生可以通过自学了 解基本理论 并认识数字调制与解调的集成器件 2 2 实践任务 1 学习数字调制与解调的基本原理 重点是原理框图和波形 2 上网查询英文资料 选择一种数字调制或解调的集成芯片 根据芯片资料 学习其性能参数 结构设计和相关电路 1 题目一 基于题目一 基于 MultisimMultisim 仿真的振幅调制电路设计仿真的振幅调制电路设计 摘要摘要 调制 就是对信号源的信息进行处理加到载波上 使其变为适合于信道传输的 形式的过程 就是使载波随信号而改变的技术 一般来说 信号源的信息也称 为信源 含有直流分量和频率较低的频率分量 称为基带信号 基带信号往往 不能作为传输信号 因此必须把基带信号转变为一个相对基带频率而言频率非 常高的信号以适合于信道传输 这个信号叫做已调信号 而基带信号叫做调制 信号 调制是通过改变高频载波即消息的载体信号的幅度 相位或者频率 使 其随着基带信号幅度的变化而变化来实现的 而解调则是将基带信号从载波中 提取出来以便预定的接收者 也称为信宿 处理和理解的过程 调制的种类很 多 分类方法也不一致 按调制信号的形式可分为模拟调制和数字调制 用模 拟信号调制称为模拟调制 用数据或数字信号调制称为数字调制 按被调信号 的种类可分为脉冲调制 正弦波调制和强度调制 如对非相干光调制 等 调制 的载波分别是脉冲 正弦波和光波等 正弦波调制有幅度调制 频率调制和相 位调制三种基本方式 后两者合称为角度调制 此外还有一些变异的调制 如 单边带调幅 残留边带调幅等 脉冲调制也可以按类似的方法分类 此外还有 复合调制和多重调制等 不同的调制方式有不同的特点和性能 第一章第一章 信号振幅调制原理介绍信号振幅调制原理介绍 调制 就是用调制信号 如声音 图像等低频或视频信号 去控制载波 其频率远高于调制信号频率 通常又称 射频 某个参数的过程 载波受调 制后成为已调波 设载波uc t 的表达式和调制信号u t 的表达式分别为 根据调幅的定义 当载波的振幅值随调制信号的大小作线性变化时 即为 调幅信号 则已调波的波形如下图 1 图 1 tUtu ccmc cos tUtu m cos 2 振幅调制即就是用调制信号去控制载波信号的振幅 使载波的振幅按调制信号 的规律变化 设调制信号为 载波信号为 则根据振幅调制的定义 可以得到普通调幅波的表达式为 式中 m 称为调幅度 调制度 为使已调波不失真 调制度 m 应小于或等于 1 当 m 1 时 此时产生严重失真 称之为过调制失真 将上式用三角公式展开 可得到 由上式看出 单频调制的普通调幅波由三个高频正弦波叠加而成 载波分 量 上边频分量 下边频分量 在多频调制的情况下 各边频分量就组成了上 下边带 在调制过程中 将载波抑制就形成了抑制载波双边带信号 简称双边 带信号 用 DSB 表示 如果 DSB 信号经边带滤波器滤除一个边带或在调制过程 中直接将一个边带抵消 就形成单边带信号 用 SSB 表示 由以上讨论可以看出 若先将调制信号和一个直流电压相加 然后再与载 波一起作用到 乘法器上 则乘法器的输出将是一个普通调幅波 若调制信号直接与载波相乘 或在 AM 调 制的基础上抑制载波 即可实现 DSB 调制 将 DSB 信号滤掉一个边带 即可 实现 SSB 调 制 从频域上看 振幅调制把调制信号u 的频谱从低频频段搬移到高频频段 成为调幅信号uam 的频谱 振幅解调则把uam 的频谱从高频频段搬移回低频频 段 恢复u 的频谱 u 包含多个频率分量时 以上频谱搬移不改变各个频 率分量的相对振幅和频差 即信号的频谱结构不变 称为线性频谱搬移 根据调幅的定义 当载波的振幅值随调制信号的大小作线性变化时 即为 调幅信号 已调幅波振幅变化的包络形状与调制信号的变化规律相同 而其包 络内的高频振荡频率仍与载波频率相同 表明已调幅波实际上是一个高频信号 可见 调幅过程只是改变载波的振幅 使载波振幅与调制信号成线性关系 即 使Ucm变为Ucm KaU mcos t tUtu m cos tUtu ccmc cos 3 第二章第二章 差分放大器调幅差分放大器调幅 1 1 差分对放大器调幅原理 差分对放大器调幅原理 差分放大器在电路调制中有着广泛的应用 如下图 2 所示的单端输出的差分对放大器 调幅原理电路中 uc 为差模输入电压 在交流通路中加在晶体管 V1 和 V2 的基极之间 u 控制电流源的电流 即晶体管 V3 的集电极电流iC3 图 2 图 2 b 所示的转移特性给出了 V1 和 V2 的集电极电流 ic1 和 ic2 与 uc 和 ic3 之间 的关系 根据差分对放大器的电流方程 有 其中 UT为热电压 对电流源进行分析可得到 则有 以下分三种情况讨论I0 t 和g t 中的双曲正切函数 1 当Ucm4UT时 差动放大器工作在开关状态 双曲正切函数的取值为 1 或 1 即 T U u ii 2 th1 c C31C E BE on EE E3C3 R uUU ii TT T utgtI u U u RU u R UU U u R uUU i 2 th1 1 2 th1 2 th1 0 c E c E BE on EE c E BE on EE 1C T U u R UU tI 2 th1 c E BE on EE 0 T U u R tg 2 th1 1 c E TT U u U u 22 th cc 01 01 2 th c c c2 c u u tk U u T 4 其中 k2 ct 称为双向开关函数 其傅立叶级数展开式为 3 当Ucm 的取值介于情况 1 和情况 2 之间时 差动放大器工作在非线性区 双曲正 切函数可以展开成傅立叶级数 傅立叶系数b2n 1 Ucm UT n 1 2 3 的取值见附录 B 其中 x Ucm UT 仿真原理图 仿真原理图 一 一 单端输出单端输出 1 1 当 当U Ucm cm UTUT 时 时 U Ucm 15mvcm 15mv 工作在线性区 工作在线性区 输出的一般调幅波和福频特性为 输出的一般调幅波和福频特性为 ttt tn n tk n n ccc 1 c 1 c2 5cos 5 4 3cos 3 4 cos 4 12cos 12 4 1 1 c cm 12 c 12cos 2 th n T n T tn U U U u 5 2 2 当 当UTUT U Ucm 4cm4UT时 Ucm 120mv 工作在开关区 输出出的一般调幅波和福频特性为 8 2 2 差分对放大器平衡对消技术原理 差分对放大器平衡对消技术原理 差分对放大器平衡对消技术原理图如下图 3 a b 9 图 3 为了获得更好得获得调幅信号 我们也可以采用双端输出的差分电路实现平衡对消 如图 3 a 晶体管 V1 和 V2 的集电极电流分别为 T U u th c i c i 2 1 2 3 1 T U u th c i c i 2 1 2 3 2 其中晶体管 V3 提供电流源电流 V3 电流将在 LC 并联谐振回路产生 E R c u onBE U EE U c i 3 输出电压 而 V1 和 V3 中的集电极电流中的在 LC 回路中 流向相反 产生的电压 0 u 2 3c i 反相相消 实现平衡对消 去除了再频分量 当时输出电流为 T U m U 对其进行滤波就可以得到双边带调幅信号 仿真原理图 仿真原理图 振幅特性 振幅特性 当 Um 10mv T U m U 波形 T U u E R c u onBE U EE U T U u c i T U u th c i i 22 22 3 22 3 0 10 输出波形具有过零倒相现象输出波形具有过零倒相现象 说明 此处会出现双边带调幅 其波形图仿真结果正确 但是理论其频谱不应该出现中间 的那条 5MHZ 的频率 2 当UT u m 同时 ucm 足够大 二极管将在 uc 的控制下轮流工作在导通区和截止区 此时 二极管的工作电流将为半个周期的余弦脉冲序列 12 若忽略负载电阻 R L 的反作用 当 Ucm UB 时 二极管导通 流过二极管的电流为 当 Ucm 0 时 二极管截止 则流过二极管的电流为 iD 0 在 uc 的整个周期内 流过二极管的电流可以表示为 现引入开关函数 高度为 1 的单项周期性方波 称为单向开关函数 于是 二极管电流 iD 可改写为 其频谱如图所示 DDDDcmm ig uguu cm cm u0 0u0 Dcmm D guu i 当 当 01 1 DccmmL cmmc ug ktuuR uukt AA A 所以 1 122 coscos3 23 oCCCCC uuuktuutt C C DSB UCm 3 UCm 2 UCm C C U m 3 U m 3 2 C4 C U m 2 UCm 0 C AM U m U m 1 DDccmm ig ktuu A 13 仿真电路图 仿真电路图 振幅特性 振幅特性 幅频特性 幅频特性 14 2 2 单平衡式二极管调制器单平衡式二极管调制器 二极管特性实际是指数曲线 所以实际单个二极管调制电路中存在着非线性 失真 为了减小失真 采用了平衡对消技术 将两个完全相同的单个二极管调制器电路组 成平衡式二极管调制器 由于 Ucm U m 因此 VD1 VD2 可以近似认为是受 uc 控制的开关 在理想二极管条件 下 uc 0 VD1 导通 VD2 截止 uc 0 时 VD2 导通 VD1 截止 故得 则总的输出电压 t5cos 5 4 tcos3 3 4 tcos 4 t ccc2 ck uo1 uC uC VD1 RL iD1 uo2 RL u VD2 iD2 uo 11 DDcc ig ktuu A 21 DDcc ig ktuu A 12 11 2 oDLDL CCCC CC ui RiR uuktuukt uu kt 15 原理图原理图 输出波形 频谱 16 总结总结 通过这次课程大作业 对信号振幅调制的原理和方法有了更深的了解 理解了差分对放大器 调幅的原理和相关性能的分析 了解了平衡对消技术的在实际电路中应用和效果 对课本 上的理论知识有了更客观的认识和理解 学会应用软件的仿真实验 提高了动手能力和分 析问题解决问题的能力 参考文献 1 赵建勋 陆曼如 邓军 射频电路基础 西安 西安电子科技大学出版社 2011 2 孙肖子 模拟电子电路及技术基础 西安 西安电子科技大学出版社 2008 3 张新喜 许军 Multisim10 电路仿真及应用 北京 机械工程出版社 2010 题目二 题目二 数字调制与解调的集成器件学习数字调制与解调的集成器件学习 芯片介绍 芯片介绍 AD9852 是近年推出的高速芯片 具有小型的 80 管脚表贴封装形式 其时钟 频率为 300MHz 并带有两个 12 位高速正交 D A 转换器 两个 48 位可编程频率寄 存器 两个 14 位可编程相位移位寄存器 12 位幅度调制器和可编程的波形开关键功 能 并有单路 FSK 和 BPSK 数据接口 易产生单路线性或非线性调频信号 当采用 17 标准时钟源时 AD9852 可产生高稳定的频率 相位 幅度可编程的正 余弦输出 可用作捷变频本地振荡器和各种波形产生器 AD9852 提供了 48 位的频率分辨率 相位量化到 14 位 保证了极高频率分辨率和相位分辩率 极好的动态性能 其频率 转换速度可达每秒 100 106 个频率点 在高速时钟产生器应用中 可采用外接 300MHz 时钟或外接低频时钟倍频两种方式 给电路板带来了极大的方便 同时也避 免了采用高频时钟带来的问题 在 AD9852 芯片内部时钟输入端有 4 20 倍可编程参 考时钟锁相倍频电路 外部只需输入一低频参考时钟 60MHz 通过 AD9852 芯片内 部的倍频即可获得 300MHz 内部时钟 300MHz 的外部时钟也可以采用单端或差分输 入方式直接作为时钟源 AD9852 采用 3 3V 供电 降低了器件的功耗 工作温度 范围在 40 C 85 C 英文原图 英文原图 18 中文简图 中文简图 基于基于 AD9852AD9852 的正弦信号发生器设计与实现的正弦信号发生器设计与实现 摘摘 要要 基于直接数字频率合成技术 DDS 采用 AT89S51 单片机实现对 DDS 集成芯片 AD9852 的控制 产生频率和幅度可控的正弦信号 重点介绍了硬件接口电路设计以及频率 幅度控制的关键技术 19 1 系统设计系统设计 1 1 1 系统设计总框图系统设计总框图 正弦波 三角波 方波输出 图图 1 1 系统总框图 系统总框图 1 2 1 信号发生器的设计方案信号发生器的设计方案 正弦拨发生器是设计的核心部分正弦拨发生器是设计的核心部分 采用直接数字式频率合成 简称 DDS 用随机读 写存储器 RAM 存储所需波形的量化数据 按不同的频率 要求以频率控制字 K 为步进对相位增量进行累加 以累加相位值作为地址码读取存放在存储器内的波形数据 经 D A 转换和幅度控制 再滤波就可以得到所需要波形 由于 DDS 具有相对带宽 频率转换时间极短 可小于 20uf 频率分辩率高 全数字化结构便于集成等优点 以及输出相位连续 频率 相位和幅度均可实现程控 因 此 可以完全满足本题的要求 1 2 2 滤波电路的设计方案滤波电路的设计方案 由于使用 DDS 芯片 输出的信号含有大量的杂散波 为使产生的信号平滑 需要对输出信号进行滤波 设计 采用电感和电容构成 7 阶切比雪夫滤波器 1 2 3 显示方式选择显示方式选择 采用 LCD 液晶显示 能够显示个种字符和多组字符一起显示 可以有较好的人机界面 1 2 4 键盘输入方式选择键盘输入方式选择 为了提高单片机的资源利用率 按键部分使用 8279 扩展键盘 键盘与单片机连接 8279 芯片与 LED 显示8279 键控模块 AD8320 放大模块 AD9852 正 弦发生器 滤波器 50MHz 晶振 稳 压 电 源 AD844 波形变换 单 片 机 20 单片机之间通信方便 而且由 8279 对键盘进行自动扫描 可以去抖动 充分的提高了单片机的工作 效率 1 2 5 控制模块的设计方案控制模块的设计方案 用单片 AT89S52 作为系统的主控核心 单片机具有体积小 使用灵活的 易于人机对话和良好的数据处理 有较强的指令寻址和运算功能等优点 且单片机功耗低 价格低廉的优点 1 2 6 放器电路的设计方案放器电路的设计方案 采用可编程集成功率放大器 电路简单 控制灵活 失真小 输出电压容易控制 2 电路设计电路设计 2 1 信号发生电路的设计和参数的计算信号发生电路的设计和参数的计算 AD9852 内部含高速 高性能 D A 转换器及高速比较器 外部接精密时钟源 可产生一个频谱纯净 频率可编程的稳定模拟正弦波 如图 2 1 对于计数容量为的相位累加器具有 M 个相位取样点的2n 正弦波波形存储器 若频率控制字为 K 输出信号频率为 参考时中频率为 则信号频率为 c f o f 2n oc fkf 2 2 滤波器电路设计滤波器电路设计 本设计采用 7 阶切比雪夫滤波器 采用自绕电干与容值 2 100pF 的电容连接 利用扫频仪调整 电感和电容的值 使滤波带宽为 0 20MHz 经反复调整电感电容参数 达到设计要求的滤波电路如 图 2 2 2 3DDS 接口电路设计接口电路设计 AD9852 的 I O 端口较多 考虑到利用资源的问题 使用 3 片 74HC573 周围 AD9852 的数据输入 和控制端口的状态锁存来解决单片机的 I O 资源问题 并在前端加入 74HC14 作为驱动 2 4 放大器电路设计放大器电路设计 本系统的放大电路由 AD8320 可编程增益功率放大器构成 所设计放大电路如图 所视 AD8320 上低噪声增益线性驱动器 输出功率大 最大增益为 26dB 256 级可编程增益控制 内含输出匹配 21 电阻 采用串行接口控制 如图 2 4 图 2 4 b 时序图 2 5 键盘和显示电路选择键盘和显示电路选择 键盘和显示采用 8279 控制数码管显示最小系统板 板上有 4x5 个按键 可编程显示频率和电 压等 为了控制简单 在外围增加了控制键 如图 2 5 2 6 电源电路的设计电源电路的设计 先通过变压器把 220V 的交流点转变为 15V 的直流电 用 LM7805 稳压提供 5V 稳定电压给单片 机和 AD9852 系统板 用 LM7812 稳压提供 12V 稳定电压给 AD8320 2 7 波形转换电路的设计波形转换电路的设计 系统中要把正弦波转换为方波 再把方波转换为三角波 由于频率达到了 1MHz 所以在正弦波 变为方波时 系统中用到了高速集成运放 AD844 考虑到在三角波转换为方波时参数难于匹配 所以 采用分频段输出三角波 22 DDSDDS 波形发生电路波形发生电路 23 低通滤波器低通滤波器 24 DDSDDS 接口电路接口电路 功率放大电路功率放大电路 25 AD9852AD9852 的串行接口时序图的串行接口时序图 键盘显示电路键盘显示电路 26 3 13 1 SMG12864ZKSMG12864ZK 引角功能引角功能 3 23 2 SMG12864ZKSMG12864ZK 具体指令介绍具体指令介绍 1 清除显示 指令代码为 01H CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLLLLLLLH 功能 清除显示屏幕 把 DDRAM 位址计数器调整为 00H 2 位址归位 02H CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLLLLLLHX 功能 把 DDRAM 位址计数器调整为 00H 游标回原点 该功能不影响显示 DDRAM 3 点设定 07H 04H 05H 06H CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLLLLLHI DS 功能 设定光标移动方向并指定整体显示是否移动 I D 1 光标右移 I D 0 光标左移 SH 1 且 DDRAM 为写状态 整体显示移动 方向由 I D 决定 I D 1 左移 I D 0 右移 SH 0 或 DDRAM 为读状态 整体显示不移动 4 显示状态 开 关 08H 0CH 0EH 0FH CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLLLLHDCB 27 功能 D 1 整体显示 ON C 1 游标 ON B 1 游标位置 ON 5 游标或显示移位控制 10H 14H 18H 1CH CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLLLHS CR LXX 功能 10H 14H 光标左 右移动 18H 1CH 整体显示左右移动 光标跟随移动 AC 值不变 6 功能设定 36H 30H 34H CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLLHDLX0REXX 功能 DL 1 必须设为 1 RE 1 扩充指令集动作 RE 0 基本指令集动作 7 设定 CGRAM 位址 40H 7FH CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLHAC5AC4AC3AC2AC1AC0 功能 设定 CGRAM 位址到位址计数器 AC 8 设定 DDRAM 位址 80H 9FH CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLHAC6AC5AC4AC3AC2AC1AC0 功能 设定 DDRAM 位址到位址计数器 AC 9 读取忙碌状态 BF 和位址 BF 1 状态忙 CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 HLBFAC6AC5AC4AC3AC2AC1AC0 功能 读取忙碌状态 BF 可以确认内部动作是否完成 同时可以读出位址计数器 AC 的值 10 写资料到 RAM CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LHD7D6D5D4D3D2D1D0 功能 写入资料到内部的 RAM DDRAM CGRAM TRAM GDRAM 11 读出 RAM 的值 28 CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 HHD7D6D5D4D3D2D1D0 功能 从内部 RAM 读取资料 DDRAM CGRAM TRAM GDRAM 12 待命模式 01H CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLLLLLLLH 功能 进入待命模式 执行其他命令都可终止待命模式 13 卷动位址或 IRAM 位址选择 02H 03H CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLLLLLLHSR 功能 SR 1 允许输入卷动位址 SR 0 允许输入 IRAM 位址 14 反白选择 04H 05H CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLLLLLHR1R0 功能 选择 4 行中的任一行作反白显示 并可决定反白的与否 15 睡眠模式 08H 0CH CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLLLLHSLXX 功能 SL 1 脱离睡眠模式 SL 0 进入睡眠模式 16 扩充功能设定 36H 30H 34H CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLLHHX1REG 功能 RE 1 扩充指令集动作 RE 0 基本指令集动作 G 1 绘图显示 ON G 0 绘图显示 OFF 17 设定 IRAM 位址或卷动位址 40H 7FH CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLLHAC5AC4AC3AC2AC1AC0 功能 SR 1 AC5 AC0 为垂直卷动位址 SR 0 AC3 AC0 写 ICONRAM 位址 18 设定绘图 RAM 位址 80H FFH 29 CODE RW RS DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 LLHAC6AC5AC4AC3AC2AC1AC0 功能 设定 GDRAM 位址到位址计数器 AC 4 4 信号发生器软件设计信号发生器软件设计 本系统的所有程序均采用汇编语言编写 程序各部分分别做成模块 按主程序调用子程序的方 式执行 4 1 软件实现的功能有 1 频率步进控制以及步进显示 2 对程控功率放大器 AD8320 进行控制 得到要求的步进 0 1V Vpp 在 0 5V 范围内变化的正 弦波 3 实现按键的控制显示设置 4 电压峰峰值以及输出信号的显示 4 2 程序的设计 如图 3 2 Y NN N N Y N Y Y N Y YN 程序流程图程序流程图 5 5 系统测试系统测试 30 5 1 测试用仪器与设备 仪器名称型号指标生产厂数量 直流稳压电源 YB1731ASA0 30V 江苏扬中绿扬电子 厂 2 低频信号源 YB162020MHz 江苏扬中绿扬电子 厂 1 双踪示波器 YB4304040MHz 江苏扬中绿扬电子 厂 1 计算机 PHILIPS 256 内存 1 5 2 指标测试和测试结果 正弦波 5KHz 时实频率 Vpp 50 欧负载 步进 01 数码显示实际输出数码显示实际输出数码显示实际输出数码显示实际输出 0 80 72V2 21 9V3 63V5 94 9V 0 90 82V2 31 95V3 73 1V6 05 0V 1 00 9V2 42 0V5 14 3V6 55 4V 2 01 7V2 52 1V5 24 35V 2 10 8V3 52 9V5 84 8V 注 测试结果表明数码显示步进 0 1V 实际输出也步进 0 1V 简述 简述 如图所示为功能结构框图 AD9852 内部包括一个具有 48 位相加累加器 一个可编程时钟倍频器 一个反 sinc 滤波器 两个 12 位 300MHzDAc 一个高速模拟比较器以及接口逻辑组成的 NCO 组成 这种高集成度设备可以构造作为合成本振 灵活的时钟发生器以及 FSK BPSK 调制器 性能指标及特点 性能指标及特点 1 高达 300MHZ 内部时钟 2 能输出一般信号 如 FSK BPSK PSK CHIRP AM 等功能操作 3 100MHz 时具有 80dB 的信噪比 4 内部有 4 倍到 20 倍的可编程时钟倍频器 31 5 双 48 位可编程频率寄存器 能够实现很高的频率分辨率 6 双 14 位可编程相位偏移寄存器 提供初始相位设置 7 带有 100MHz 的 8 位并行数据传输口或 10MHz 的串行数据传输口 8 双集成 12 位 D A 转换器 超高速比较器 有效值为 3ps 抖动 9 12 位幅度调制及可编程开关键控功能 单脚 FSK 和 BPSK 数据接口 10 通过 I O 接口的 PSK 容量 带单脚频率控制功能的线性和非线性 FM 触发功能 11 在时钟发生器模式下的有效值小于 25ps 抖动 12 带斜坡的 FSK 双向自动频率扫描 Sample 函数修正 13 简单化的控制接口及 3 3V 单线供应 14 单端或不同的输入接口时钟 80 线的 LOFP 封装 管脚配置及描述管脚配置及描述 管脚配置 管脚配置 32 管脚描述 管脚描述 管脚号管脚名功能 1 8 9 10 23 D7 D0 八位双向并行数据输入 只用在并行编程模式中 33 24 25 73 74 79 80 11 12 26 27 28 72 75 76 77 78 13 35 57 58 63 14 19 17 18 19 20 21 22 29 30 31 32 37 38 44 50 54 60 65 33 34 39 40 41 45 46 47 53 59 62 66 67 36 42 43 48 49 51 52 55 DVDD DGND NC A5 A0 A2 IO RESET AI SDO A0 SDIO I O UD CLK WRB SCLK RDB CSB FSK BPSK HOLD SHAPED KEYING AVDD AGND VOUT VINP VINN IOUT1 IOUT1B IOUT2 IOUT2B DACBP 用于数字电路提供电压的连接 通常接比 AGND 和 DGND 大 3 3V 的正电压 用于数字电路地返回的连接 和 AGND 电势一样 没有内部连接 为编程寄存器的六位并行地址输入 只用在并行编程模式中 当选择串口模式时 A0 A1 和 A2 有第二功能 见下 由于不合适的编程协议让串行通信总线重置 这种方式下重 置串行通信总线不会影响原来的编程也不会唤醒如表四中所示 的激活高即默认编程值 非双向用于三线串行通信模式的串行数据输入 输出 双向用于二线串行通信模式的串行数据输入 输出 双向频率刷新信号 被选择在控制寄存器 如果选择作为输 入 在上升沿将把编程寄存器中的内容转换到用于处理的 IC 内 部工作中 UD 被选择作输出 持续的八个系统时钟周期输出 脉冲 低到高 表明内部刷新频率已产生 对可编程寄存器写并行数据 与 SCLK 分享此脚 串行时钟 信号伴随着串行编程总线 数据在上升边沿被寄存 并行模式 时为 WRB 对可编程寄存器读并行数据 与 CSB 分享此脚 芯片选择信 号伴随着串行编程总线 激活时为低 串行模式时为 RDB 根据可编程寄存器选择的操作模式来制定的倍频脚 如果是 FSK 逻辑低选择 F1 逻辑高选择 F2 如果是 BPSK 逻辑低选 择相位 1 逻辑高选择相位 2 如果是触发模式 逻辑高产生 HOLD 功能 造成频率累加器在当前地方终止 逻辑低可继续 触发模式 在控制寄存器作用时必须首先被选择 逻辑高造成 I 和 Q DAC 幅度输出为以所编程的率从零尺度到全尺度的锯齿上升 逻辑低造成输出为以所编程的率从零尺度到全尺度的锯齿下降 模拟电路提供电压的连接 通常比 AGND 和 DGNA 大 3 3V 正电压 模拟电路地返回的连接 与 DGND 电势一样 内部高速比较器负输出脚 也可设计成标准 CMOS 电平时 10dBm 到 5 阻抗 正电压输入 内部高速比较器的非转换输入 负电压输入 内部高速比较器的转换输入 余弦 DAC 的非极性电流输出 余弦 DAC 的极性电流输出 控制 DAC 的非极性电流输出 余弦 DAC 的极性电流输出 34 56 61 64 68 69 70 71 1 DAC RSET PLL FILTER DIFF CLK ENABLE REFCLKB REFCLK S P SELECT MASTER RESET 通常为 I 和 Q DAC 的电流连接 从这脚的 0 01uF 触发到 AVDD 引起谐波失真和细微地 SFDR 允许不接 SFDR 有细 微衰减 通常为 I 和 Q DAC 设置全尺度电流输出的连接 RSET 39 9 IOUT 一般的 RSET范围为 8k 5mA 到 2k 20mA 此脚提供外部参考时钟倍频器的 PLL 滤波器的零补偿网络连 接 零补偿网络由 1 3 K 电阻串联上 0 01uF 电容组成 网络 的其他部分两到最近的脚 60AVDD 对于最适宜的相位噪音 参 考时钟倍频数由控制寄存器 1E 设置的 通过的 PLL 设置 参考时钟的微分使能端 高电平使微分时钟输入 参考时 钟和参考时钟 B 使能 获得的最小的微分信号幅度为 800mVp p 微分信号的中心点或普通模式范围为 1 6V 到 1 9V 补偿的微分信号 单端时钟模式时用户应该把此脚绑高或低 信号电平同参考时钟 单端参考时钟输入或两微分时钟信号之一 通常 CMOS 电平 为 3 3V 或 1Vp p 正弦波 在串行编程模式 逻辑低 和并行编程模式 逻辑高 中选择 为用户编程做准备而初始化串 并编程总线 由默认值设置可 编程寄存器为如表五的 do nothing 状态 高电平激活 对合 适的功率增加操作有必要设置 MASTER RESET AD9852AD9852 操作模式描述 操作模式描述 AD9852 可编程操作模式由五种 通过对控制寄存器中三位置数可选择某种模式 如下表 在每种模式中 实现某种功能可能是不允许的 表二列出了每种模式的重要功能及其实用性 一 单音调谐 模式一 单音调谐 模式 000000 这是控制重置插入时的默认模式 也可能通过用户对控制寄存器编程来实现 与用于产生输出 频率的相位累加器一起出现的是由频率调谐字寄存器产生的一个 48 位数值 这个值的默认值为 0 其他可应用寄存器的默认值将可进一步定义单音调谐输出信号质量 控制重置的默认值设定输出信号为 0Hz 0 相位 对两个 DAC 进行清零和加数将产生相当于中 规模电流的直流值 这就是零幅度的默认模式 对于输出幅度的控制可参阅数字倍频部分 用户对 35 28 个寄存器中某些或全部编程可设置输出信号 下图中画出了从默认情况 0Hz 到用户设定的输出频率 F1 的转换过程 图 图 3131 和所有模拟设备 DDS 一样 频率调谐字值由以下公式确定 FTW 输出频率 2N 系统时钟 其中 N 由相位累加器决定 48 位 频率单位为 Hz FTW 为频率调谐字 是十进制数 计数时 先为整数然后转换成二进制形式 由一系列 0 和 1 组成的 48 位二进制数 DAC 输出的基础正弦波 频率范围为直流到系统时钟的一半 频率变化是相位连续的 意味着新频率的第一个 Sample 相位值是以前一频率的最后一个 Sample 相位值为参考的 14 位相位寄存器可调整 DAC 余弦输出相位 单音调谐相位寄存器允许用户控制以下信号特点 1 48 位精度的频率 2 12 位精度的幅度 固定的用户定义的幅度控制 多样的可编程的幅度控制 36 自动的可编程的单脚控制的开关键控法 3 14 位精度相位 而且 通过 8 位并行可编程接口以 100MHz 并行速率或 10MHz 串行速率可对以上所有特点进行修 改或调制 在单音调谐模式中综合这些特点可以产生 FM AM PM FSK ASK 二 不带斜坡的二 不带斜坡的 FSKFSK 模式 模式 001001 在这种模式下 输出频率值被装载在频率调谐字寄存器 1 和 2 中以及 29 芯脚的逻辑电平中 FSK BPSK HOLD 29 芯脚为低时选择 F1 频率调谐字 1 16 进制的并行地址 4 9 为高时选择 F2 频率调谐字 2 16 进制的并行地址 A F 频率变化为相位连续的 而且同 29 芯脚上 FSK 数据 保持一致 但是 FSK 数据信号和 DAC 输出之间由可确定的传输延时 请参阅说明清单中的传输延 时 不带斜坡的 FSK 模式 如图 32 是传统 FSK RTTY 无线电报 或 TTY 电报 数据发射中的代 表 FSK 是数字传输中非常可靠的方式 但是 在 RF 频谱带宽使用中是无效的 图 33 中带斜坡的 FSK 是一种保护带宽的方法 三 带斜坡的三 带斜坡的 FSKFSK 模式 模式 010010 FSK 方式中 从 F1 到 F2 的变化不是瞬时的 但是却可以通过频率扫描和斜坡方式获得 斜坡 这个符号表明扫描是线性的 而线性扫描或频率斜坡容易且自动获得这是许多可能性中唯一一种可 能 其他频率转换规则可能通过在分段方式中改变斜坡率和斜坡大小 图 图 3232 频率斜坡化 不管是线性还是非线性的 必然会在原来的 F1 和 F2 频率上加上许多介于它们 之间的频率 图 33 和 34 会除了线性的带斜坡 FSK 信号相对时间的频率特点 37 图 图 3333 图 图 3434 注意 在带斜坡在带斜坡注意 在带斜坡在带斜坡 FSKFSK 模式中 模式中 f f DFWDFW 编程为绝对值 另外 要求低频放 编程为绝对值 另外 要求低频放 F1F1 放在频率调放在频率调 谐字谐字 1 1 中 中 带斜坡 FSK 目的就是通过用用户定义的近似频率变化来代替顺势频率变化来获得比传统 FSK 更好得带宽存储 在 F1 和 F2 之间的时间与花在每一中频所用时间相等或更少 用户可以控制 F1 和 F2 之间的时间 中频数量及其暂停时间 与不带斜坡的 FSK 不同的是 带斜坡的 FSK 需要把低频 放在 F1 寄存器中 而把高频放在 F2 寄存器中 关于中频梯度和每一梯度所用时间 用户必须对某些寄存器编程来指导 DDS 完成 而且 在 控制寄存器中的 CLR ACC1 位应该设为优先级操作低 高 低 以确保频率累加器从 全 0 状态开始 工作 对于分段的非线性情况 当在处理频率转换以实现需求响应时对寄存器编程是必要 并行寄存器地址 1A 1C 16 进制 组成了 20 位 斜坡时钟寄存器 这是逐减寄存器 当计 数器为 0 时输出单脉冲 FSK 输入脚 29 脚变为低电平时 此计数器被激活 此计数器在最高时钟频 率下工作 每个输出相位之间的时间间隔为 N 1N 1 系统时钟系统时钟 其中 N 是由用户定义的斜坡率值 N 允许范围为 1 到 220 1 如图 35 中的计数器给 48 位 38 频率计数器提供时钟 时钟的斜坡率决定介于 F1 和 F2 之间频率时间数 当频率到达终点时 计数 器会自动停止计数 29 脚 FSK 输入为高或低的持续时间决定 F1 和 F2 之间的时间 并行寄存器地址 10 15 16 进制 构成了 48 位的两个增补的 F 字 寄存器 接收到带斜 坡计数器的一个时钟脉冲 48 位字就累加一次 累加器变化一次 F1 或 F2 字就增加或减少一次 然 后就放在 48 位相位累加器中来设置正弦或余弦的数字相位坡度 图 图 3535 此情况下 根据 29 芯脚的逻辑状态使输出频率为高或低 20 位带斜坡时钟功能就是产生此 斜坡率 一旦到达终点频率 斜率时钟就停止 频率累加器就停止工作 图 图 3636 总而言之 F 字与 F1 和 F2 调谐字相比是一个非常小的值 例如 如果 F1 和 F2 为 1K 13MHz 那么 F 字可能就只有 25Hz 了 图 37 花除了不稳定的抖动造成了斜坡立即翻转同时意同样的速率回到初始频率 控制寄存器包括地址为 1F 16 进制 的并行寄存器中的三角形形状的位 在方式 010 下 设置这位 为高将会使频率在 F1 和 F2 之间向上或向下变化 而不会向图 36 中那样触发 29 脚 事实上 一旦 三角形形状位为高则 29 脚逻辑状态就无效 使用斜率时钟时段和 F 字梯度是为实现从 F1 到 F2 线 性上升然后又以同样时间回到 F1 的时间内进行连续扫描 这种功能下 可以实现从直流到奈奎斯波 之间任何两种频率间自动扫描 39 图 图 3737 图 图 3838 带斜波的 FSK 模式中 三角形形状位为高 一旦它如图 38 中一样到达上升边缘 根据 29 脚的逻辑 电平就从 F1 或 F2 开始自动扫描 如果数据位为高而不是低时 F2 而不是 F1 被选择作为开始频率 当从 F1 到 F2 的斜坡化时或者在整个过程时 斜坡 FSK 将对 48 位 F 字和 或 20 位斜率计数器 的变化反应很灵活 为了产生非线性频率变化 有必要合并分段方式下不同斜率的线性斜坡 通过 编程和某种斜率下采用线性斜率 改变梯度 通过改变斜率时钟或 F 字 或两者一起改变 来实现 该功能 经常需要在终点频率到达之前改变梯度来对所需的非线性频率扫描 使用 32 位内部更新时 钟来精确定位这种分段方式 参阅数据签中更新时钟的详细描述 非线性斜坡 FSK 有触发功能 如图 39 中描述 斜坡 FSK 和触发功能的主要不同在于前者频率在 F1 和 F2 之间 而后者没有 F2 限制 40 图 图 3939 斜坡 FSK 方式中 对其余两控制位控制 可以有更多选择 CLR ACC1 寄存器地址为 1F 设 高时 重触发系统时钟一脉冲来时 48 位频率累加器清零 如果 CLR ACC1 位为高 单脉冲将会传递 到每一更新时钟的上升边沿 其结果是打断当前斜坡 是频率重新回到起始点 F1 或 F2 然后以原 来的速率继续上升 或下降 当到达静态的终点频率 F1 或 F2 时 这种情况将会发生 下一步 CLR ACC2 控制位 寄存器地址为 1F 可以清除频率累加器 ACC1 和相位累加器 ACC2 当这位为高时 相位累加器将从 DDS 输出 0Hz 只要这位为高 频率和相位累加器就被清 零 即输出 0Hz CLR ACC2 设为逻辑高时 DDS 才能回到原来的操作 四 触发 模式四 触发 模式 011011 这种模式通常称为脉冲 FM 大多数触发系统使用线性 FM 扫描模式 但是 AD9852 也支持非线性 模式 在雷达应用中 触发或脉冲 FM 允许使用者用低能源来实现和单频率雷达系统一样的功能 图 39 展示了低分辨率非线性触发方式来演示通过改变时间斜率 斜坡率 和频率坡度 F 字 产生 的不同坡度 AD9852 允许内部产生线性和外部编程来产生非线性脉冲或连续 FM 但必须在频率范围 延迟时 间频率分辨率和扫描范围中 这些都是可编程的 FM 触发部分如图 40 图 图 4040 基本基本 FMFM 触发编程步骤 触发编程步骤 1 把开始频率编程写入 FTW1 中 并行寄存器地址 16 进制的 4 9 2 把频率斜坡率写入两个增补的 48 位 F 字中 并行寄存器地址为 16 进制的 10 15 3 把每一频率的斜率变化写入 20 位斜坡时钟中 并行寄存器地址为 16 进制的 1A 1C 4 编完程后 20 脚的当前 I O 脉冲会执行编程命令 41 对 F 字编程是为了定义触发 FM 的移动方向 如果 48 位 F 字为负 MSB 为高 则 FTW1 将会朝负方向变化 如果 48 位字为正 MSB 为低 则 FTW1 将会朝正方向变化 值得提出的是 FTW1 为触发 FM 的开始点 而没有限制要回到 FTW1 一旦触发 FM 开始了 那么 在编程控制下 它就可以在奈奎斯特带宽 从 dc 到系统时钟的一半 下自由移动 立即回到 FTW1 是很容易实现的 其操作过程见以后几张图 图 图 4141 两控制位在触发 FM 模式中是有用的 它们将使开始频率回到 FTW1 或 0Hz 首先 CLR ACC1 为高 48 位频率累加器 ACC1 输出清零 同时又触发系统时钟的一个单脉冲 48 位 F 字输出到 累加器是部首 CLR ACC1 位影响的 如果 CLR ACC1 保持为高 在当前时钟的上升边沿 单脉冲将会 传递到频率累加器 ACC1 中 结果就是打断当前触发 是频率重新回到 FTW1 已编程所设置的斜 率和方向精确地继续触发 图 41 描绘了在触发模式下 频率累加器的清零输出过程 图中所示的 I O 当前时钟要么是由用户提供的 要么是由系统内部产生的 对于当前 I O 的讨论在数据单中也 显示出来了 然后 CLR ACC2 控制位 寄存器地址 1F 可以清除频率累加器 ACC1 和相位累加器 ACC2 当设为高时 相位累加器输出将从 DDS 回到 0Hz 只要这位为高 频率和相位累加器就要 被清零 回到 0Hz 要回到原来的 DDS 操作 CLR ACC2 必须设为逻辑低 在脉冲 FM 的产生中 这位 是有用的 图 42 画出了 CLR ACC2 位对 DDS 输出频率的影响 注意 在 CLR ACC2 位为高时 对寄存器 重新编程可装载新的 FTW1 频率和斜坡 42 图 图 4242 上上 图图 4343 下 下 只有在触发模式中 29 脚有保持功能 这功能将阻止时钟信号到达斜坡率计数器 同时中断 频率脉冲到达频率累加器 ACC1 中 结果就是在 HOLD 置高之前 频率刚刚存在就停止 当 HOLD 回到 低时 时钟和触发继续 在保持情况下 用户可能改变可编程计数器 但是斜率计数器必须在新的 斜率装载之前 以原来的斜率进行操作 直到为零 图 43 阐述了在 DDS 输出频率中 保持功能的效 果 32 位的 I O 自动更新计数器可用来帮助复杂触发或斜坡 FSK 系列 既然这个内部计数器和 AD9852 系统时钟同步 那么编程可使时钟精确变化 此方式下 在 I O 自动更新时钟产生之前 只 要求对所要求寄存器重编程 在触发模式中 终极频率并不是直接明了的 如果用户不能控制触发 那么 DDS 将自动定义 频率范围在 DC 和耐奎斯特频率之间 触发继续直到能源耗尽 除非用户终止操作 43 当触发到达终极频率时 可能会有以下结果 1 使用 HOLD 脚在终极频率处终止或 通过对频率累加器 ACC1 中的 F 字装载全零来实 现 2 使用 HOLD 脚功能来阻止触发 然后使用数字倍频器和 30 脚开关键控或通过对寄存器控 制编程来使输出幅度下降 3 使用 CLR ACC2 位来立即终止发射 4 通过方向反转和以线性或用户指定方式回到原来终点频率或其他终点频率 如果这涉及 到频率下降 那么必须对寄存器 10 15 16 进值 装载一负的 48 位 F 频率字 MSB 设置为 1 只要减少 F 频率字的频率坡度就应该把 MSB 设置为高 5 以锯齿方式回到开始频率的方式来触发和重复原来的触发步骤 这里使用了 CLR ACC1 控 制位 使用 32 位更新时钟来确保 CLR ACC1 以精确的时间间隔工作 可重复设置触发 调整时间间隔或改变 F 频率字可改变触发范围 用户有必要平衡触发持续时间和频率分 辨率来达到合适的频率范围 五 五 BPSKBPSK 模式 模式 100100 图 图 4444 二进制双相位或双极性相位开关键控法是在两个提前编好程的 14 位输出相位偏置之间快 速选择的一种方法 两 14 位相位偏置将影响 AD9852 的 I 和 Q 输出 BPSK 脚 29 脚的逻辑状态 控制相位调节寄存器 1 和 2 的选择 为低时 29 脚选择相位寄存器 1 为高时 选择相位寄存 器 2 图 44 画出了输出载波的四个周期相位变化 BPSKBPSK 基本编程步骤 基本编程步骤 1 把载波频率放在频率调谐字 1 中 44 2 在相位调节寄存器 1 和 2 中对 14 位相位字适当编程 3 给 29 脚外加 BPSK 信号源 4 准备好状态下 激活 I O 更新时 钟 注意 如果需要更高级的 PSK 调制 则用户应该在串行或高速并行可编程总线上选择单音调谐 模式和对相位调节寄存器 1 编程 AD9852AD9852 编程编程 AD9852 寄存器排列如表四 包括对芯片编程实现所需功能的信息 虽然实现许多应用只需编少 量程来配置 AD9852 但有些应用需要使用 12 位地址寄存器库 AD9852 支持八位并行 I O 操作或者 SPI 兼容串口操作 所有地址寄存器在在 I O 操作模式下可以被写和读 S P SELECT 70 脚 用来设置 I O 模式 使用 I O 并行模式的系统必须把脚 S P SELECT 连到 VDD上 在并口模式下操作的系统必须把脚 S P SELECT 连到 GND 上 图 图 4848 不考虑模式 I O 端口数据被写到不会影响端口操作的缓冲器中 直到缓冲器中的内容被转换到 寄存器库中 信息转换和系统时钟同步 以以下一两种方法操作 1 内部以用户编程设置的速率来控 45 制或 2 外部由用户控制 I O 操作在没有 参考时钟时可发生 但是若没有参考时钟则数据 不能从缓冲器中移到寄存器库中 详见当前时钟操作文档部分 Master RESET 高电平激活 对于最小 10 个系统时钟周期必须设为高 这将造成初始化通信 总线和装载默认值如表四所示 Parallel I O Operation 随着脚 S P SELECT 设为高 并口模式激活 I O 端口兼容 DSPS 工业标准和微处理器 六地 址位 把双向数据位和分开的写 读控制输入组成 I O 端口脚 在 100MHz 当读仅仅为了编译时 不能担保一定能读 并行 I O 操作定时编程如图 48 和 49 所示 图 图 4848 46 图 图 4949 一 串行端口一 串行端口 I OI O 操作操作 47 英文原图 英文原图 当 S P

内容简介：

-