计算机组成练习题

计算机组成习题 1 计算机组成习题 一 填空题 1 设二进制数 X 2 100 0 10101100 用 15 个二进制位来表示它的浮点数 阶码用 5 位 其中阶符用 2 位 尾数用 10 位 其中符号用 2 位 2100中的 100 为二进制数 1 阶码用补码表示 尾数用原码表示的 X 的机器数为 阶码 00 100 尾数 11 10101100 2 阶码用移码表示 尾数用补码表示的 X 的机器数为 阶码 01 100 尾数 11 01010100 2 生成多项式 G X X4 X1 X0 对应的二进制数为 10011 以此多项式进行 CRC 编 码 其校验位的位数是 4 位 3 微程序控制器的核心部件是存储微程序的 控制存储器 它一般用 ROM 构成 4 512K 16 的存储器中 由 64K 1 的 2164RAM 芯片构成 芯片内是 4 个 128 128 结构 问总共需要 128 个 RAM 芯片 采用分散式刷新 如最大刷新间隔不超过 2ms 则刷 新信号的周期是 15 625 s 若采用集中式刷新 设读写周期为 0 1 s 存储器刷新一遍 最少用 12 8us 刷新计数器有 7 位 5 微程序控制器中 微程序由若干条 微指令 组成 存放在控制存储器中 相应指令的 第一条微指令的地址由操作码译码得到 之后下一条微指令的地址由 微指令的下址字段 指出 6 硬布线控制的控制器由逻辑线路直接连线产生全机所需的操作控制命令 7 虚拟存储器指的是主存 辅存层次 在运行时 CPU 根据程序指令地址生成的地址是逻 辑地址 虚地址 该地址经过转换形成物理地址 实地址 8 CPU 可以直接访问 高速缓存 cache 和 主存 但不能直接访问磁盘和光盘 9 构成运算器的核心部件是 算术逻辑单元 而该核心部件的基本逻辑结构是 超前 进位加法器 如目前国际流行的 SN74181 就是这种结构 10 决定指令执行顺序的寄存器是 程序计数器 而记录指令执行结构的状态的寄 存器是 标志寄存器 在发生中断时 它们将会被保存在 堆栈 中 11 设基址寄存器内容为 0400H PC 的内容为 2000H 则指令的地址码部分为 50H 内存 中部分单元的内容如下 地址 内容 地址 内容 0050H 1200H 1200H 1550H 0400H 1300H 143FH 103FH 0450H 1400H 2050H 2400H 1050H 1150H 2400H 0400H 1150H 1500H 写出若当前指令为下列各种寻址方式时 操作数是多少 1 立即寻址方式 操作数为 50H 计算机组成习题 2 2 间接寻址方式 操作数为 1550H 3 基址寻址方式 操作数为 1400H 4 相对寻址方式 操作数为 2400H 12 主存储器容量为 16MB 虚存容量为 4GB 则虚拟地址为 32 位 物理地址为 24 位 如果页面大小为 4KB 则页表的长度为 220 13 微程序控制器中 微程序由若干条微指令组成 存放在控制存储器中 相应指令的第 一条微指令的地址由 操作码译码 得到 之后下一条微指令的地址由 微指令的下址字段 指出 14 设 X 的符号为 Xf Y 的符号为 Yf 加法运算结果的符号为 Sf 则判断溢出的逻辑表达 式为 V 即两个符号相同的数相运算 其运算结果符号相反则溢出 ffffff SYXSYX 15 从计算机指令系统设计的角度 可将计算机分为复杂指令集系统计算机和 精简指令 集计算机系统 16 假设微处理器的主振频率为 200MHZ 每个指令周期平均为 2 5 个 CPU 周期 每个 CPU 周期平均包括 2 个主频周期 则它的平均运算速度近似为 40 MIPS 17 若采用偶校验 数据 0011011 的校验位是 0 18 某模型机如下图所示 代表控制信号 代表数据信号 请在横线上填入计算机硬 件系统基本组成部件的名称 A C B DE A 是 运算器 B 是 控制器 C 是 存储器 D 是 输入设备 E 是 输出设备 CPU 19 在定点运算中 当运算结果超出 机器数表达范围 时称为溢出 若用双符号 S0 S0的 补码表示 则当 S0 S0 为 10 或 01 时为溢出 20 CPU 通常至少有 程序计数器 PC 指令寄存器 IR 地址寄存器 AR 数据 寄存器 程序状态字寄存器 PSW 和累加器六个寄存器 二 选择题 1 组成一个运算器需要多个部件 但下面所列 D 不是组成运算器的部件 A 状态寄存器 B 数据总线 C ALU D 地址寄存器 2 存储周期是指 D 计算机组成习题 3 A 存储器的读出时间 B 存储器进行连续读和写操作所允许的最短时间间隔 C 存储器的写入时间 D 存储器进行连续写操作所允许的最短时间间隔 3 采用寄存器间接寻址方式 则操作数在 A 中 A 主存 B 寄存器 C 直接存取存储器 D 磁盘 4 在指令格式中 采用扩展操作码设计方案的目的是 C A 减少指令字长度 B 增加指令字长度 C 保持指令字长度不变而增加指令操作的数量 D 保持指令字长度不变而增加寻址空间 5 设相对寻址的转移指令占两个字节 第一字节是操作码 第二字节是相对位移量 用补 码表示 每当 CPU 从存储器取出第一个字节时 即自动完成 PC 1 PC 若该指令的 地址为 2003H 要求转移到 200AH 地址 则该转移指令第二字节的内容应为 A A 05H B 06H C 07H D 08H 6 关于超前进位加法器 以下叙述错误的是 B A 超前进位解决的问题是进位的传递速度 B 各位的进位不仅与两个参加操作的数有关 还与低位的进位相关 C 由于各位的操作数是同时给出的 各进位信号几乎可以同时产生 D 运算速度高于串行进位加法器 7 某一 SRAM 芯片 其容量为 1024 8 位 除电源 接地端 读写控制 片选信号外 该 芯片引脚的最小数目为 B A 20 B 22 C 25 D 30 8 计算机的存储系统是指 D A RAM B ROM C RAM 和 ROM D CACHE 主存和辅存 9 在微程序控制方式中 机器指令和微指令的关系是 B A 每一条机器指令由一条微指令来解释执行 B 每一条机器指令由一段 或一个 微程序来解释执行 C 一段机器指令组成的工作程序可由一条微指令来解释执行 D 一条微指令由若干条机器指令组成 10 为使虚存系统有效的发挥其预期的作用 所运行的程序应具有的特性是 A A 该程序不应含有过多的 I O 操作 B 该程序的大小不应超过实际的内存容量 C 该程序的大小不应小于实际的内存容量 D 该程序的指令间相关不应过多 11 相联存储器是按 C 进行寻址的存储器 A 地址指定方式 B 堆栈存储方式 C 内容指定方式 D 地址指定方式和堆栈存储方式结合 12 假设微处理器的主振频率为 50MHZ 两个时钟周期组成一个机器周期 平均三个机器 周期完成一条指令 则它的平均运算速度近似为 C MIPS A 2 B 3 C 8 D 15 13 下列叙述中 不能反映 RISC 特征的是 D A 简单的指令系统 B 指令长度不可变 C 执行每条指令所需的机器周期数的平均值小于 2 D 使用微程序控制器 14 采用增量与下地址结合方式产生后继微指令地址 其基本思想是 B A 用程序计数器 PC 来产生后继微指令地址 B 通过微指令顺序控制字段中由设计者指定或者由设计者指定的判断字段 控制产生后 继微指令地址 C 用微程序计数加 MPC 来产生后继微指令地址 D 通过指令中指定一个专门字段来控制产生后继微指令地址 15 微型机系统中 主机和高速硬盘进行数据交换一般采用 D 方式 A 程序中断方式 B 程序直接控制 C 通道方式 D 直接存储器存取 DMA 16 50 多年来 计算机系统结构有了很大新发展 但原则上变化不大 习惯上仍称之为 计算机组成习题 4 D 机 A 牛顿 B 爱因斯坦 C 爱迪生 D 冯 诺依曼 17 一条指令通常分为两个部分 A 和地址码 A 操作码 B 微操作码 C 控制码 D 微地址码 18 浮点数的表示范围和精度取决于 A A 阶码的位数和尾数的位数 B 阶码采用的编码和尾数的位数 C 阶码采用的编码和尾数采用的编码 D 阶码的位数和尾数采用的编码 19 串行运算器是一种最简单的运算器 其运算规则是 按时间先后次序 A A 由低位到高位逐位运算 B 由高位到低位逐位运算 C 由低位到高位先行进位运算 D 由高位到低位先行借位运算 20 浮点数 N M RE 若阶的基数 R 2 则下列补码 C 为规格化的数 A 0 00101110 B 1 11001010 C 1 01010011 D 0 01001001 三 分析计算或设计 1 已知 x 0 1011 y 0 1001 用补码两位乘法计算 x y 要求过程 2 已知 X 2 01 0 101101 Y 2 11 0 100110 求 X Y 要求阶码用双符号位移 码表示并运算 尾数用补码表示并用补码二位乘法计算 3 设生成多项式为 x3 x1 1 试写出对应的二进制码 并计算数据信息 1010101 的 CRC 编码 4 某计算机的字长为 16 位 存储器按字编址 访存指令如下 15 11 10 9 8 7 0 OPMA 图 1 指令格式示意图 M 值寻址方式M 值寻址方式 0 2 4 立即寻址 间接寻址 相对寻址 1 3 直接寻址 变址寻址 寻址模式表 其中 OP 是操作码 M 定义寻址方式 见表 A 为形式地址 设 PC 和 Rx分别为 程序计数器和变址寄存器 字长为 16 位 问 1 该格式能定义多少种指令 2 各种寻址方式的寻址范围为多少字 3 写出各种寻址方式的有效地址 EA 的计算式 5 某微程序控制器中 已知全机共有微命令 20 个 采用直接控制 可判断条件有 4 个 译码控制 微指令字长 30 位 请设计微命令的具体格式 控制存储器的容量为多少 6 某机采用微程序控制方式 微指令字长 24 位 采用水平编码控制的微指令格式 共有 微命令 30 个 构成 4 个相互排斥类 各包含 5 个 8 个 14 个 3 个微命令 外部条件 3 个 直接控制 1 控制存储器的容量应为多少 2 设计出具体微指令的具体格式 7 用 4K 4 的动态 RAM 芯片设计一个 32K 8 的按字节单元编址的存储器 4 个 32 32 存 储矩阵 计算机组成习题 5 1 需要多少芯片 2 该存储器的刷新地址计数器应为多少位 8 存储器分布图如下所示 按字节编址 现有芯片 ROM 8K 8 和 RAM 8K 4 设计此存 储系统 将 RAM 和 ROM 与 CPU 连接 RAM1 0000H 1FFFH RAM2 2000H 3FFFH 空 4000H 5FFFH ROM 6000H 7FFFH 9 一个组相联地址映像 cache 由 64 个存储块构成 每组包含 4 个存储块 主存包含 4096 个存储块 每块由 8 个字组成 每字为 32 位 存储器按字节编址 访存地址为字地址 1 写出 cache 的地址位数和地址格式 2 写出主存的地址位数和地址格式 3 画出组相联地址映像的示意图 4 主存地址 18AB9H 映射到 cache 的哪个字块 10 某机主存容量为 1MB 采用两路组相联方式的 Cache 容量为 64KB 每个数据块为 256 字节 CPU 要顺序访问地址为 20124H 60140H 的两个内存单元中的数 已知访问开始前 CACHE 的第二组 组号为 1 中两块的主存字块标记如图所示 请问 1 写出 cache 的地址位数和地址格式 2 写出主存的地址位数和地址格式 3 上述两个数能否从 CACHE 中读取 若能 给出实际访问的 CACHE 地址 若不能 请 说明应该如何做 才能从 CACHE 中读取 LRU 算法 0 号块00100 二进制 1 号块01011 二进制 11 设主存容量为 4MB 虚存容量 1GB 页面大小为 4KB 1 写出主存地址格式 2 写出虚存地址格式 3 页表长度为多少 12 设某虚拟存储器有如下快表放在相联存储器中 其容量为 8 个存储单元 问按如下三 个虚拟地址访问 主存的实际地址码各是多少 若无法形成主存地址 将会如何处理 均 为 16 进制 页号本页在主存起始地址 4240000 2538000 796000 660000 440000 1580000 550000 3070000 组 1 计算机组成习题 6 13 某计算机字长 16 位 运算器 16 位 有 16 个通用寄存器 8 种寻址方式 主存容量为 64K 字 指令中地址码有寻址方式字段和寄存器字段组成 试问 1 双操作数指令最多有多少条 2 单操作数指令最多有多少条 3 间接寻址的范围有多大 4 直接寻址的范围有多大 14 某计算机字长 16 位 主存容量 64KB 包含 8 个 16 位通用寄存器 采用单地址指令 共有 100 条指令 采用寄存器直接 存储器间接 变址和相对四种寻址方式 请设计该指 令系统 即指令格式 并说明你的设计思想 15 设相对寻址的转移指令占两个字节 第一字节是操作码 第二字节是相对位移量 用 补码表示 每当 CPU 从存储器取出第一个字节时 即自动完成 PC 1 PC 设该指令 的地址为 2003H 要求转移到 200AH 则转移指令的第二字节的内容为 多少 若为 2008H