数字电子技术基础-第10章 数字系统设计

1,第10章 数字系统的设计,本章课时：4学时,第10章 数字系统设计,2,目 录,10.1 数字系统概述数字系统的组成 数字系统的研制过程 10.2 数字系统设计的一般方法 10.3 数字系统设计举例 数字波形合成器的设计浮点频率计的设计,第10章 数字系统设计,3,10.1 数字系统概述 10.1.1 数字系统的组成,数字系统通常包括输入、输出、信息处理与控制等部分 。,第10章 数字系统设计,4,10.1.2 数字系统的研制过程,数字系统的研制过程一般如下图所示,第10章 数字系统设计,5,选题：即根据客观需求提出研制课题。拟订性能指标：就是要根据实际的需要，并充分考虑当前的技术发展状况，提出对系统主要性能指标的要求。方案设计：指从接到任务书一直到样机研制成功的整个过程。 工艺设计：主要包括印制电路板的设计与制作，系统各部件间的连接设计，接线图以及机箱的加工制造等。,第10章 数字系统设计,6,样机研制：对整个系统进行安装调试，进一步完善系统设计。试生产：样机研制成功后，可根据实际情况试生产若干台，交使用单位使用，并提出使用意见，为下一步鉴定工作做准备。最后才能正式投入生产。,第10章 数字系统设计,7,10.2 数字系统设计的一般方法,系统的设计没有一成不变的规定步骤，它往往与设计者的经验、兴趣、爱好等密切相关。 总体来说可归纳为如图所示的5个步骤。,第10章 数字系统设计,8,课题分析：根据技术指标的要求，做好充分的调查研究，弄清系统所要求的功能和性能指标，以及目前该领域中类似系统所能达到的水平，对课题的可行性做出判断。,10.2.1 课题分析,第10章 数字系统设计,9,10.2.2 方案论证,按照系统总的要求，得到系统框图。每个框即是一个单元电路，按照系统性能指标要求，规划出各单元电路所要完成的任务，确定输出与输入的关系，决定单元电路的结构。由系统框图到单元电路的具体结构应是多解的，应该经过较为详细的方案比较和论证，以技术上的可行性和较高的性能价格比为依据。最后选定方案。,第10章 数字系统设计,10,例10-1：试设计一个秒脉冲发生器。,提出方案。4种方案方案1 方案2,第10章 数字系统设计,11,方案3方案4,第10章 数字系统设计,12,2. 4种方案优缺点及可行性分析1）方案1 50Hz信号的引入及其幅值要合适，使用起来不方便，且工作稳定性及精度较差。,第10章 数字系统设计,13,方案2电路结构简单，但工作稳定性及精度差。,第10章 数字系统设计,14,方案4电路结构非常简单，但要从手表内引出秒脉冲信号，工艺上有一定困难。手表电池电压为1.3V，而一般CMOS电路工作电压为318V，因此，不仅需两种电源供电，而且引出信号还需增加电平转换电路才能使用。,第10章 数字系统设计,15,方案3电路工作稳定性及精度好，如果集成电路选择合适，电路结构也很简单。例如选择15级分频器及频率为32768Hz的石英晶体，即可方便地构成秒脉冲发生器。,选择方案3,第10章 数字系统设计,16,10.2.3 方案实现,数字系统的实现大致有以下几种方法：1）采用通用的集成逻辑器件组成。 传统的方法，实际应用比较广泛。2）采用单片微处理器作为核心实现。 所用器件少，使用灵活，也得到广泛应用。3）采用可编程逻辑器件PLD。 设计的系统体积小、功耗低、可靠性高、易于进行修改等，已成为当今实现数字系统设计的首选方案。4）设计功能完整的数字系统芯片(ASIC,专用集成电路）。,第10章 数字系统设计,17,第一种方法的要点是：熟悉目前数字或模拟集成电路的分类、特点，合理地选择所用芯片，方便地实现各功能块的要求，并且工作可靠、价格低廉。对所选各功能块进行应用性设计时，要根据集成电路的技术要求和功能块应完成的任务，正确设计计算外围电路的参数，对于数字集成电路要特别注意正确处理各功能输入端。,第10章 数字系统设计,18,要保证各功能块协调一致地工作。主要通过控制器来完成，控制器通常由移位寄存器或计数器构成的脉冲分配器（又称节拍发生器）来组成。对该控制器的要求是严格的，不允许有竞争冒险和过渡干扰脉冲出现，以免发生控制失误。因为这一原因，控制器多采用扭环形计数器来构成。,第10章 数字系统设计,19,10.2.4 系统仿真,系统仿真就是利用计算机内的EDA软件对所设计的电路进行模拟仿真，这样，可以事先验证设计的正确性，排除错误。系统仿真可以大大缩短设计时间，减少故障出现的可能性，提高系统的可靠性。,第10章 数字系统设计,20,10.2.5 样机研制,样机研制是设计完成后，按照设计加工制造的第一台设备。它主要包括工艺设计以及安装调试等内容。学生在实验室大都是在逻辑实验箱上进行，验证是否达到任务书中各项要求。 安装与调试过程按照先局部后整机的原则。要注意各信号输入端的正确处理，一般不允许悬空。,第10章 数字系统设计,21,安装调试的第一步，就是根据实验板或实验箱为设计者提供的使用面积和各元器件体积大小，画出一张简单的装配图，以确定各元器件的实际位置，这对于后面的布线和调试工作是十分重要的。第二步就是把元器件按照装配图指示的位置插入实验板或实验箱的面板上，然后进行接线。在接线时，应首先连接各集成块的电源线和地线，然后插入外围电路各元器件，最后完成各集成块之间的信号连线。,第10章 数字系统设计,22,检查接线确定无误后方可通电。通电后如果没有明显的故障现象，就可以进行电路的调试。常见的故障：接错线、漏接线和逻辑设计错误。排除方法可利用“故障点跟踪测试法” ，如发现该点的信号特征与预期结果不符，则向前一级查找。漏接线的结果往往使输入端浮空，浮空点的电平将偏离正常的逻辑电平 。接错线有时会使器件输出端之间短路，若为TTL电路则输出电压大约为0.6V。,第10章 数字系统设计,23,最常见的设计错误是对于某些输入端忘记了处理，从而造成浮空端子。像计数器不计数、寄存器不寄存信息等问题，常常是设计者对诸如清零端、置数端、使能端等输入端未加处理而引入噪声所致。设计中常见的错误是对于竞争冒险考虑不周。在一般工程设计中，还要进行工艺设计、样机制作、鉴定、小批量生产等工作。,第10章 数字系统设计,24,10.3 数字系统设计举例 10.3.1 数字波形合成器的设计,任务书：数字波形合成器的设计。技术指标设计一个具有高频率稳定度和高相位稳定度的三相正弦信号源。f=400MHz。频率稳定度f/f10-4。三相信号A、B、C间相差120。相位误差3。幅值=5V0.2V。正弦信号非线性失真系数1%。,第10章 数字系统设计,25,(1) 课题分析,课题分析：在某些场合对于信号的频率、相位以及失真度要求较高。 实现方案有多种，但是采用石英晶体振荡器、分频器、D/A转换器构成的数字波形合成方案，是实现高的频率和相位稳定性的一种较好方案，容易实现技术指标的要求。,第10章 数字系统设计,26,(2) 方案论证,首先把正弦波的一个周期分为N等分，用具有N个阶梯的正弦波来逼近所要求的正弦波。N越大，其逼近程序越好，但同时电路实现也越复杂。合理选择N值。 合成的阶梯波通过LPF把其中的高次谐波分量滤除，就获得了所需正弦波。,第10章 数字系统设计,27,正弦阶梯波合成器原理框图 脉冲发生器的振荡频率F与正弦波的频率f的关系为（N为分频系数）,第10章 数字系统设计,28,当要求输出多路正弦波，并要求其相位差为角时，应如何考虑呢？计数器的一个循环周期对应正弦波的一个周期，计数器的N个状态对应阶梯正弦波的N个阶梯，所以计数器每两个相邻状态相差2/N。,第10章 数字系统设计,29,若要求两路正弦输出信号相差角，就要求两路阶梯波对应的阶梯错开M个计数器的状态，即若要求两路相差120，且N=6，则M=2。两路输出对应阶梯应错开两个计数器状态。,第10章 数字系统设计,30,系统框图,第10章 数字系统设计,31,（3） 方案实现,1）振荡器。为了获得高的频率稳定性，选用石英晶体振荡电路，可以满足f/f10-4的技术要求。,第10章 数字系统设计,32,2）N分频器（计数器）：采用6位扭环形计数器，即N=12,第10章 数字系统设计,33,6位扭环形计数器时序图及增量式阶梯正弦波合成原理 若要求相差120，应错开M=4个计数器状态。 若第一路输出采用Q1 Q6，则第二路输出的第一个状态便变量应该是Q5，而其后的5个状态变量依次为，,第10章 数字系统设计,34,设计中首先确定以下3个参数 ：分频系数N，从而得到扭环形计数器的位数N2。分频器输入脉冲的频率F（或多谐振荡器的输出频率）。多路输出正弦波间的相位差角所决定的变量序列差值M。,第10章 数字系统设计,35,由给定相位差求最小细分系数P求分频系数N以及变量序列差值M通常取 N12，本方案取12N的选择原则可归纳为：N必须为正偶数，必须能被P整除，也必须12。,第10章 数字系统设计,36,求F F=Nf =12400Hz=4.8kHz本例中采用的石英晶体谐振频率f0=96kHz，所以振荡器输出还应经过20分频电路才能送扭环形计数器。,第10章 数字系统设计,37,数字波形合成器总电路图,第10章 数字系统设计,38,A相正弦加权DAC,下面介绍电路的工作原理和权电阻的求解方法。 不包括虚线部分的输出电压： 为1的位权电阻接VREF；为0的位权电阻接地。 VREF实际上就是控制变量的逻辑高电平时的电压值VOH，也就是电源的值VDD，而地由VOL代替。,第10章 数字系统设计,39,由图可以看到，全0状态必须对应sin90，而全1状态对应sin(-90) 。由于含有直流分量，因此增加电平偏移电路。图中虚线部分。,第10章 数字系统设计,40,输出应改写为,等于正弦波幅值Vm,第10章 数字系统设计,41,根据各点相位要求及教材（10-20）（10-20）可推出各权电阻之间关系为：具体取值为：1M、370k、270k、270k、370k、1M。Rf应取为68k， R0应取为135k。,第10章 数字系统设计,42,二阶低通滤波器,二阶低通滤波器设计属于模拟电子技术内容，具体设计过程参见教材241-243页。,第10章 数字系统设计,43,第10章 数字系统设计,44,(4) 仿真,为了验证以上方案的正确性，在进行安装与调试之前首先对总电路图的关键模块进行仿真。仿真时为了简化电路，只对其中两相（A相和B相）进行仿真。,第10章 数字系统设计,45,第10章 数字系统设计,46,第10章 数字系统设计,47,(5) 安装与调试,按照先局部后整机的原则，把系统划分为若干个功能块，然后根据信号流向逐块装调，最后进行统调和系统测试。1）首先装调4.8kHz脉冲信号源电路。 2）6位扭环形计数器的装调。12个输出端波形的占空比都应该是50%，而频率应是4.8kHz的1/12。,第10章 数字系统设计,48,3）正弦加权DAC的装调。 把扭环形计数器相应输出端接至三相DAC各自的解码网络输入端，通过示波器可以观察到合成的阶梯正弦波，而且其相位各差120。 4）LPF的装调。 各路阶梯正弦波经各自的LPF后可以得到三路120相差的正弦波。其幅值约为5V，相差120 ，频率400kHz。,第10章 数字系统设计,49,借助频率计、失真度仪、示波器等观察、测试各项指标，应能满足技术要求。整个系统调试结果满足设计要求。,第10章 数字系统设计,50,10.3.2 浮点频率计的设计,任务书： 浮点频率计的设计。技术指标1）设计一个浮点式频率计。2）要求测量频率最高可达1MHz。3）测量结果以3位LED数码管显示，其中两位显示有效数字，一位显示10的幂次数。4）要求具有启动、停止控制。5）连续测量时，要求每次测量1s显示3s左右，并且连续进行直至按动停止按钮。,第10章 数字系统设计,51,2. 设计过程举例（1）课题分析,浮点式数字频率计通常包含石英晶体振荡器、分频器、计数器以及测量与显示控制器。石英晶体振荡器、分频器、控制器产生时间基准信号，其脉冲宽度必须是准确的，例如1s或0.1s等。被测信号的频率与基准信号选通期间计数器所计数值成正比。基准信号：1s，计数值为被测信号的频率。基准信号：0.1s，计数值乘以10即为被测信号的频率等等。因此，基准信号通常设计为10的整数次幂，从而使测量结果的定标只要移动小数点的位置即可。（浮点）,第10章 数字系统设计,52,一般数字频率计的原理框图,第10章 数字系统设计,53,基准测量信号选通时间的长短以及计数器的位数决定了频率计的分辨率。频率计的精度主要取决于基准测量信号本身的精度。 由于作为开门信号的基准测量信号与被测信号不同步，所以这种测量方法存在着1个计数脉冲的误差。,第10章 数字系统设计,54,当被测信号频率很低时，该误差将使测量结果的相对误差很大。解决的方法是首先测量被测信号的周期，然后再转换为相应的频率值。浮点式频率计：计数器的小数点位置是不固定的。在基准测量信号选通期间，计数器所计的数不管多大，只保留系统所规定的有效数字位数。,第10章 数字系统设计,55,通过一位十进制“幂次数计数器、显示器”来反映测量结果的小数点位置。本系统测量结果的显示只需3位十进制数，头两位是结果保留的有效数字，第三位是此数所乘以10的幂次数，即结果的表达式为m10N，其中m为两位十进制数，N为一位十进制数。系统的最高测量频率为1MHz，因此显示范围完全够用。,第10章 数字系统设计,56,(2) 方案论证,图10-17 浮点频率计原理框图,第10章 数字系统设计,57,1）石英晶体振荡器、分频器I、控制器。该部分电路主要用来产生基准测量信号，选择1s。控制电路还要求具有启动和停止系统测量的功能。系统在连续测量与显示工作状态下，实现测量1s，显示约3s，再测量，再显示等功能。,第10章 数字系统设计,58,2） m计数器与N计数器。 m计数器为有效数字计数器，它由两位BCD计数器组成。N计数器为幂次计数器，它由一位BCD计数器实现。 工作过程：首先把m、N计数器清零。 测量时，基准测量信号选通，计数器控制门打开，被测量信号进入m计数器。当m计数器计满（达99时），频率显示为 99100,第10章 数字系统设计,59,被测信号再来一个脉冲，计数器应为100，即m计数器应从99变为10，而N计数器应从0变为1。 此后，m计数器再来的脉冲应以10为单位，即被测信号每送入10个脉冲，m计数器才应计一个1，所以被测信号应该经过十分频电路后再送入m计数器。,第10章 数字系统设计,60,在N=1的情况下，m计数器计到99时（频率显示为99101 ），若m计数器再接收一个脉冲，则m计数器应由99变为10，而N计数器应由1变为2。m计数器的输入应从被测信号经100分频器后的输出接收，此过程一直进行到系统的最高测量频率，即m、N计数器的最大值。可见m计数器中的高位BCD计数器必须具有预置功能，以便实现91的转换。,第10章 数字系统设计,61,3）分频器和多路选择器。 m计数器的输入分别为被测信号f0及其分频信号 f0 /10、 f0 /102、 f0 / 103 、 f0 / 104 。分频器就是用来实现这些分频，所以它是由4级十分频电路来完成。多路选择器是用来实现对上述5种输入信号进行选择，把所需信号送入m计数器，因此它要受N计数器的状态控制。当N=0时，多路选择器送出信号f0 ；当N=1时，送入f0 /10 ；.，可见多路选择器应为五选一电路。,第10章 数字系统设计,62,(3) 方案实现,标准测量信号的产生与控制电路的设计。 1）秒脉冲电路,第10章 数字系统设计,63,2）启停与基准测量信号电路,第10章 数字系统设计,64,标准测量信号的时序图,第10章 数字系统设计,65,3）节拍发生器：测量1s显示3s一个三节拍发生器：它应由QT的下降沿启动，发出的第一个节拍信号JP1应封锁基准测量信号QT ，使之不能送出后面的测量信号。第二个节拍信号应在将近3s时发出JP2，用来清除本次测量的结果。显示时间约为3s。最后发出JP3信号，解除对QT的封锁，即再次启动测量电路 。,第10章 数字系统设计,66,节拍发生器的控制时序,第10章 数字系统设计,67,节拍控制电路图,单稳态触发器2.5s,单稳态触发器0.6s,单稳态触发器0.6s,第10章 数字系统设计,68,0,0,0,停止工作状态,第10章 数字系统设计,69,启动工作状态,1,1,1s,JP