中南民族大学计算机系统结构试卷

2010年 A卷1. 计算机系统的多层结构从高到低可以分为应用语言虚拟机 ， ，操作系统机器级，传统机器级和 。2并行性包含 和 二重含义。3系列机软件必须保证 兼容。4某计算机系统采用浮点运算部件后，使浮点运算速度提高到原来的20倍，而系统运行某一程序的整体性能提高到原来的5倍，则该程序中浮点操作所占的比例是 。系统加速比是 。5由软件实现的机器称为 。在一个计算机系统中，低层机器的属性对高层机器的程序员往往是的 。1、 高级语言虚拟机 ， 汇编语言虚拟机 ， 微程序机器级； 2、 同时性 ， 并发性 ；3、 向后；4、 84.2% ， 5；5、 虚拟机 ， 透明的 ；三、计算机系统有三个部件可以改进，这三个部件的加速比如下：部件1加速比6； 部件2加速比4； 部件3加速比5； （1） 如果部件1和部件2的可改进比例为30和20%，那么当部件3的可改进比例为多少时，系统的加速比才可以达到2？（9分）（2） 如果三个部件的可改进比例为30、10和12.5，三个部件同时改进，那么系统加速比是多少？（6分）（1） （3分） （1分） （2分） （3分）（2） （2分） （1分） 四、假设某应用程序中有4类操作，通过该进，各操作获得了不同的性能提高。具体数据如下表所示：操作类型程序中的数量（百万条指令）该进前的执行时间（周期）该进后的执行时间（周期）操作11021操作2202010操作32041（1）该进后，各类操作的加速比分别是多少？（3分）（2）各类操作单独改进后，程序获得的加速比分别是多少？（6分）（3）4类操作均改进后，整个程序的加速比是多少（用加速比的定义求解）？（6分）（1）该进后，各类操作的加速比分别是： （1分）（2）各类操作单独改进后，程序获得的加速比分别是：操作1单独改进后，程序获得的加速比是： （2分）操作2单独改进后，程序获得的加速比是： （2分）操作3单独改进后，程序获得的加速比是： （2分）（3）4类操作均改进后，整个程序的加速比是（没有用定义求解，该小题0分）： （6分）五、现有3段流水线，各段经过的时间依次为t，3t，t，（1）分别计算在连续输入3条指令时和30条指令时的吞吐率和效率。（5分） （2）采用瓶颈段细分的方式改进该流水线，改进后同时输入3条指令和30条指令时分别计算其吞吐率和效率。（5分） （3）通过对（1）,（2）两小题的计算比较可得出什么结论？（5分）（1） （为瓶颈段时间） （1分）当连续输入3条指令时 （1分） （1分） 当连续输入30条指令时 （1分） （1分） （2）将第二段细分为3个子段，每个子段均为 （1分） 当连续输入3条指令时 （1分） （1分） 当连续输入30条指令时 （1分） （1分） （3）结论：在流水线中，无论瓶颈段是否被消除（2分），只有当连续输入流水线的指令越多时，流水线的实际吞吐率和效率才会提高。 （3分）六、设向量长度为64，在CRAY-1机上所用浮点功能部件的执行时间分别为：相加 6拍，相乘 7拍，求倒数 14拍，从存储器读数6拍，打入寄存器及启动功能部件各1 拍。问下列各指令组，组内的哪些指令可以链接？哪些指令不能链接？不能链接的原因是什么？分别计算出各指令组全部完成所需要的拍数。（1） V0存储器 V1V2+V3 V4V5*V6 （7分）（2） V0存储器V11/V0V3V1*V2 V5V4+V3 （8分）（1）3条向量指令之间，既没有发生源Vi冲突，也没有Vi的先写后读相关（1分），又没有功能部件的使用冲突（1分），所以这3条指令可以同时并行流水（1分）。计算指令组全部完成所需要的拍数时，只需要取这3条向量指令完成时所需要最多的拍数即可。他们之中最长的时间是72拍，所以向量指令组全部完成需要72拍。 （4分）（2）4条向量指令均依次有Vi的先写后读相关（1分），但无源Vi相关，也无功能部件的使用冲突（1分）。所以，这4条指令可以全部链接在一起，进行流水（2分）。（1+6+1）+（1+14+1）+（1+7+1）+（1+6+1）+63=104 （拍） （4分）七、Cache-主存存储层次中，主存由8个块组成（07），Cache为4块。假设Cache已先后访问并预取了主存的第1,2块，现访存地址流又为：3,1,5,2,6,5, 4。 （1） 如果Cache存储器采用全相联映象，并采用LRU替换算法。请填写表1 Cache存储器中的Cache使用过程，并标出命中时刻。（3分）表1 全相联映象的Cache使用过程访存块地址流3152654Cache块0Cache块1Cache块2Cache块3（2）计算以上全相联映象Cache存储器的命中率H。（2分）（3）如果Cache存储器采用直接映象。请填写表2 Cache存储器中的Cache使用过程，并标出命中时刻。（3分）表2 直接映象的Cache使用过程访存块地址流3152654Cache块0Cache块1Cache块2Cache块3（4）计算以上直接映象Cache存储器的命中率H。（2分）（1）表1 全相联映象的Cache使用过程 （3分）访存块地址流3152654Cache块01111114Cache块12222222Cache块23333666Cache块355555 中 中 中（2）H=3/7=43% （2分）（3）表2 直接映象的Cache使用过程 （3分）访存块地址流3152654Cache块04Cache块11155555Cache块22222666Cache块33333333中 中 中 （4）H=3/7=43% （2分）2010年 B卷1存储器层次结构设计技术的基本依据是程序的 原理，它包含 和 两方面。2伪相联既能获得 cache的命中率，又能保持 cache的命中速度。3CPU中用来存储操作数的存储单元主要有寄存器、 和 。4将计算机系统中某一功能的处理速度提高到原来的20倍，但该系统的处理时间仅占整个系统运行时间的40%，则采用此提高性能的方法后，能使整个系统的性能提高到原来的 倍。5虚拟存储器采用 映像规则，写策略采用 。1、 局部性 ， 时间局部性 ， 空间局部性 ； 2、 多路组相联 ， 直接映像 ；3、 堆栈 ， 累加器 ；4、 1.61 ；5、 全相联 ， 写回策略 ；三、计算机系统有三个部件可以改进，这三个部件的加速比如下：部件1加速比30； 部件2加速比20； 部件3加速比10； （1） 如果部件1和部件2的可改进比例均为30，那么当部件3的可改进比例为多少时，系统的加速比才可以达到10？（9分）（2） 如果三个部件的可改进比例分别为30、30和20，且3个部件同时改进，那么系统中不可加速部分的执行时间在总执行时间中占的比例是多少？（6分）（1） （3分） （3分） （3分）（2） （6分）四、假设某应用程序中有3类操作，通过该进，各操作获得了不同的性能提高。具体数据如下表所示：操作类型程序中的数量（百万条指令）该进前的执行时间（周期）该进后的执行时间（周期）操作11021操作2202010操作32041（1）该进后，各类操作的加速比分别是多少？（3分）（2）各类操作的可改进比例分别是多少？（4分）（3）4类操作均改进后，整个程序的加速比是多少（用加速比的公式求解）？（8分）（1）该进后，各类操作的加速比分别是： （1分） （1分） （1分）（2）各类操作的可改进比例分别是： （1分） （1分） （2分）（3）4类操作均改进后，整个程序的加速比是（没有用公式求解，该小题0分）： （3分） （2分） （3分）五、现有3段流水线，各段经过的时间依次为3t，t，2t，（1）分别计算在连续输入3条指令时和30条指令时的吞吐率和效率。（5分） （2）采用重复设置瓶颈段的方式改进该流水线，改进后同时输入3条指令和30条指令时分别计算其吞吐率和效率。（5分） （3）通过对（1）,（2）两小题的计算比较可得出什么结论？（5分）（1） （为瓶颈段时间） （1分）当连续输入3条指令时 （1分） （1分） 当连续输入30条指令时 （1分） （1分）（2）将瓶颈段第一段重复设置3个，第三段重复设置2个。 （1分） 当连续输入3条指令时 （1分） （1分） 当连续输入30条指令时 （1分） （1分） （3）结论：在流水线中，无论瓶颈段是否被消除（2分），只有当连续输入流水线的指令越多时，流水线的实际吞吐率和效率才会提高。 六、设向量长度为64，在CRAY-1机上所用浮点功能部件的执行时间分别为：相加 6拍，相乘 7拍，求倒数 14拍，从存储器读数6拍，打入寄存器及启动功能部件各1 拍。问下列各指令组，组内的哪些指令可以链接？哪些指令不能链接？不能链接的原因是什么？分别计算出各指令组全部完成所需要的拍数。（1） V0存储器 V2V0*V1 V3V2+V0 V5V3+V4 （8分）（2） V2V0*V1V3存储器V4V2+V3 （7分）（1）第1条向量指令与第2条向量指令之间有V0的先写后读相关，两者可以链接（2分）。第3条向量指令与第2条向量指令之间有源向量寄存器组V0的冲突，它们之间只能串行（1分）。第3条向量指令与第4条向量指令之间有加法功能部件的使用冲突，它们之间也只能串行（1分）。（1+6+1）+（1+7+1）+63+（1+6+1）+63+（1+6+1）+63=222（拍） （4分）（2）3条向量指令之间没有功能部件的使用冲突（1分），但是第1，2条两条向量指令与第3条向量指令之间有V2和V3的先写后读相关（1分）。只要让第1条向量指令较第2条向量指令提前1拍启动，则第1，2两条向量指令的第1个结果元素就可被同时链入到第3条向量指令中（1分）。（拍） （4分）七、Cache-主存存储层次中，主存由8个块组成（07），Cache为4块。假设Cache已先后访问并预取了主存的第4,2块，现访存地址流又为：5,1,5,2,6,3, 4。（1） 如果Cache存储器采用全相联映象，并采用LRU替换算法。请填写表1 Cache存储器中的Cache使用过程，并标出命中时刻。（3分）表1 全相联映象的Cache使用过程访存块地址流5152634Cache块0Cache块1Cache块2Cache块3（2）计算以上全相联映象Cache存储器的失效率F。（2分）（3） 如果Cache存储器采用直接映象。请填写表2 Cache存储器中的Cache使用过程，并标出命中时刻。（3分）表2 直接映象的Cache使用过程访存块地址流5152634Cache块0Cache块1Cache块2Cache块3（4）计算以上直接映象Cache存储器的失效率F。（2