手机射频placement的小结与心得.doc

手机射频placement的小结与心得 射频transceiver尽量靠近BB芯片，使得到BB的IQ、SPI等线尽量短这是没错IQ讯号固然是不需要阻抗控制但I/Q走线不管Tx还是Rx多半是差分讯号1你如果I/Q讯号太长那么就可能会有I/Q Mismatch的风险那下场就是你的EVM跟Phase error变差更不要说线一长就有容易被Noise干扰的风险至于SPI因为多半会有Data跟CLK讯号走线一长容易会有EMI辐射干扰2接收Port位置应方便接收差分线出线并走表层。 这是对的不过有时碍于组件空间摆放硬要走表层很可能跟其他走线之间的距离太近那么Desense issue就出来了所以这时内层走线是必要的先求不被干扰为优先原则当然内层阻抗不好控制且相同100奥姆情况下内层走线多半线宽较窄这意味着Loss会变大而且这样上山下海换层Via的寄生效应也会使阻抗偏差不过现在手机很多RF功能都有额外的LNA也就是eLNA(external LNA)换言之既然这段走线是在eLNA之后那么原则上阻抗偏差的Mismatch Loss对于灵敏度影响不是那么大当然是先以不被干扰的内层走线为优先考虑如果有分集天线，尽量兼顾到主集和分集，但目前主流板型考虑分集天线较多，因为分集天线环境通常较差，主集天线环境较好，且主集走线本来就很长。 这也是对的因为Diversity本来就是为了LTE灵敏度达目标必要手段因此主天线跟副天线至少要一个好否则两个都烂那就失去Diversity辅助灵敏度的功能了3方便TCXO的摆放，即尽量远离热源一般热源不外乎是PA跟PMIC即便TCXO有温度补偿但温度补偿也不是万能所以当然要尽可能远离这些热源避免震荡频率受温度影响除此之外更要远离震动处因为XTAL会因为压电效应其震荡频率受到外力影响而有所偏移4因此摆Placement时要远离外部Connector处最典型就是USB否则会因为USB Connector外力插拔其外力改变晶振的震荡频率如上图所示在PCB设计上其USB的接口处不要一块跳水板这样延伸出来而是应该直接内嵌在PCB中这样才能减少USB外力插拔对晶振的压电效应影响5所以以下图为例晶振的位置就不宜靠近耳机插孔否则震荡频率就会受耳机孔外力插拔所偏移而以下图为例晶振离Shielding Frame的距离还OK不至于太近但上方就是耳机孔有可能会受外力影响改变震荡频率建议可以摆放到黄圈处但这样有可能会使晶振走线太长必要时可以改变收发器出Pin位置6还有一点是在研发过程中做任何测试务必要盖上Shielding Cover因为很可能Shielding Cover跟XTAL太近以至于盖上去时其寄生效应使晶振的振荡频率偏移这就有可能需要跟机构讨论甚至开天窗都有可能但如果你在研发过程中做测试时都没盖上那么这问题很可能到了工厂才爆发这会有良率的问题而且Design issue要修改也需要时间基于及早发现及早治疗的概念最好研发阶段就要验证其Shielding Cover的寄生效应影响7当然晶振摆放位置也不宜离Shielding frame太近避免寄生效应的影响所以以下图为例晶振位置最好能再离Shielding Frame远一点像这样就还OK8方便去耦电容和滤波电容等外围器件的摆放当然落地电容是肯定要越靠近IC越好但大家都要靠近肯定有个优先顺序优先顺序:pF等级的滤波电容uF等级的稳压电容如果pF等级的滤波电容不只一个那就是pF值越小越优先如果双面布件，其背面尽量避开其他芯片，为方便出线和避免干扰除此之外还有Thermal考虑如果热散不掉那么所有RF功能都会受高温劣化前面提到收发器要尽量靠近BB芯片因此加上这个规则可以这样放9TCXO或或crystal时钟如果是crystal，距离transceiver不能太远这个是要看啥平台若是MTK平台那么晶振是连到Transceiver没错例如MT6166但若是Qualm平台那就是连到PMIC10然而不管是连到收发器还是连到PMIC保持适当距离都是必要的因为XTAL_In/XTAL_out的走线长短会影响XTAL的负载电容靠太近当然会有高温的问题且XTAL_In/XTAL_out长度太短会使其负载电容过小离太远可能会使长度太长负载电容过大这些都会改变震荡频率以Qualm而言，与PMIC的距离大约保持在5到10mm。 另外，XTAL_IN/OUT的线宽，不要超过3mil，因为线宽细一点，可以提高热阻，进而避免振荡频率受PMIC的高温影响。 11的天线开关、集成开关的FEM一般放在PCB的边角基本上ASM是会放在PCB边角没错因为Connector跟着天线走ASM跟着Connector所以摆放位置会如下图不过以下图为例RF电路太靠板边了以至于Shielding有开口(红圈处)12因为ASM一定是放Shielding里面Connector一定是放外面所以ASM到Connector多半是走内层当然如果你敢冒风险是可以像下图这样开个狗洞让走线走表层但上述例子Connector是放背面亦即ASM到Connector肯定走内层在这情况下开口是百害而无一利这是基于Placement太靠近板边为了避开PCB缺口(蓝圈处)不得不的措施开口开太大屏蔽效果就差或许传导测试还没啥问题但Wireless测试时很可能外来辐射Noise就透过这开口进而干扰里面的RF线路最典型就Desense13LNA总之，LNA距离天线越近越好。 这是基于Noise Figure公式eLNA输入端的Loss影响最大所以越靠近天线线越短当然Loss就小亦即整体Noise Figure下降程度比较小当然灵敏度就会比较好而eLNA之后因为有eLNA的Gain当分母亦即其Mismatch Loss跟Insertion Loss对整体Noise Figure影响较小所以才说eLNA之后可以走内层因为Mismatch Loss对灵敏度的劣化不是那么大当然是先以不被干扰的内层走线为优先考虑14PA有些平台要求PA和transceiver放到不同的屏蔽罩里不管是MTK平台或是Qualm平台都是这样要求15原因之一是为了避免VCO Pulling以Qualm而言RF讯号频率跟VCO一样所以若PA跟收发器在同一个屋檐下加上Shielding Can接地不好那么PA耦合到Shielding Can的讯号一部分流到GND另一部分会透过金属反射打到VCO以至于EVM跟Phase error变差若是MTK平台好比MT6139好了其GSM HighBand的VCO频率为RF讯号的两倍换言之DCS1800跟PCS1900的二阶谐波也会透过上述机制产生VCO Pulling16存在多个PA时，尽量分散开，避免热源集中。 倘若PA散热不好，温度高，一来是Gain会下降Gain下降，则输出功率就变小。 17二来是温度一高，线性度就变差。 PA线性度变差，那就是TX性能会劣化。 18如果是GSM/WCDMA/LTE这种对输出功率要求很严格的，可能须做温度补偿，使高温的输出功率，跟常温一样。 一但这样，那情况更糟，因为这意味着，你要打更大的DAC/RGI，来达到Target Power，意即收发器的输出功率会变大，如下图:而由下图可知，PA的input，其实就是DA的Output:所以让DA的输出功率变大，意味着DA的线性度变差。 换言之，可能此时PA input的ACLR,EVM就已经不好了，再经过PA这个最大的非线性贡献者，只会更加劣化。 再加上高温使PA线性度变差，TX性能的劣化，就更雪上加霜。 19三来是温度一高，Thermal Noise变大，RX灵敏度就会差，如下图:当然，GSM是分时多任务，Tx跟RX不会同时运作，问题是，有可能RX运作，TX Off时，PCB温度，瞬间从高温降到常温吗?当然不可能啊，即便TX Off，但PA所导致的PCB温度升高，会使RX灵敏度劣化。 20四来是XO会因高温频偏，那么就容易有Frequency error了。 第五是倘若双工器又离PA特近，那主频功率会大幅衰减。 因为Duplexer的频率响应，是会随温度而有所变动，如果离PA过近，散热又不好，一旦高温使其频率响应有所偏移，那么很可能主频的功率，会大幅衰减。 21尤其是像FBAR这种Outband砍比较深的，更会有这种现象。 第六就是VCO的Phase Noise会因高温变大，如下图:22而由下图可知，Phase Noise大，会提升讯号的Noise Floor，意即信噪比会下降，而信噪比又与EVM成反比，如下式:意即信噪比的下降，会导致EVM的劣化。 如果是RX那当然就是灵敏度变差也因为Thermal对RF性能有很大影响所以前面才会说双面摆件的话耗电量大的IC不要重迭在一起因为热会散不掉23W芯片以下图为例晶振离Shielding Frame过近会有寄生效应的疑虑同时离耳机插孔过近会有压电效应的疑虑可以的话尽可能挪一下位置必要时可改变W出Pin位置下图走线太长可以想见GPS的值肯定非常差而且还是表层走线这肯定受干扰不能这样走24双工器至于Duplexer的摆放位置当你收发器,PA,ASM位置都固定时原则上以Design1的设计为优先原因是Duplexer若离PA太近其PA的高温会影响Duplexer的频率响应那么不管是Tx还是Rx其Loss可能会瞬间变大尤其是High ChannelDesign1对Tx走线没啥影响因为PA到ASM的距离都固定亦即Loss都相同至于Rx方面其实这两种设计Rx走线的长度也是都固定(Duplexer的ANT Port也是Rx走线一部分)25唯一差异是Design1是差分走线较长Design2是单端走线较长这只能说各有优缺点没有谁好谁坏因为差分走线抗干扰能力较佳所以理论上差分走线长较不易受干扰但差分走线的阻抗本来就不好控制而且需占的空间也较多如果又是走内层那阻抗就更不好控制亦即差分走线的Loss会较大而单端走线抗干扰能力较差但阻抗好控制所以Loss小而且占的空间较小要包地也比较好包至于下图红圈是Duplexer黄圈是ASM那么蓝色箭头处的走线应该是ANT Port的走线亦即Tx跟Rx都有这样的话这种走法尽可能避免因为1.走板边2.两旁GND不够3.Shielding Can开口26先从Tx角度分析由下图可知，不管是表层走线，或内层走线，其电场本来就会往外辐射，因此内层走线除了可获得良好的屏蔽效果外，同时也会因上下两层的GND吸附其往外辐射的电场，使其辐射干扰大大降低。 而表层走线则是一部分的辐射电场，会被其下层的GND吸附，另一部分则直接辐射出去，故产生的辐射干扰会比内层走线大。 而倘若表层走线，直接走在PCB边缘，会因下层GND吸附的电场极其有限，导致其电场几乎都辐射向外，以至于产生的辐射干扰大为增加，该现象称之为EDGE Effect，或称为Fringing Effect，如下图:27因此把Tx讯号走板边而且还是PA输出再加上这边又没屏蔽直接Shielding Can开孔这会使Tx讯号辐射到外面若这是LTE讯号在Wireless测试时当WIFI跟LTE同时开启该LTE辐射Tx讯号可能会打到WIFI天线就会产生Co-existence的问题而以Rx角度而言其辐射Noise会透过那Shielding开孔灌入造成Desense因此走线与PCB边缘的距离，至少需为20倍的板厚，该法则称之为20H Rule。 若采用20H Rule，可抑制将近70%的辐射电场。 28另外不要直接以Shielding Frame当走线两旁的GND29因为当你在做阻抗控制计算时是假设走线两旁GND上方是空气但实际上当你把屏蔽罩盖上去时其走线旁边GND的上方不是空气这样会影响你的阻抗30匹配电路或者靠近阻抗不连续的地方放，以PA到Duplexer为例假设走线有转弯那原则上Matching要放在转弯处之后原因是转弯处会因阻抗不连续(不论圆弧转弯或45度转弯)导致阻抗偏移所以你要靠Matching再把阻抗调回来31尽量不要放到长线的中间。 原因是因为走线一长阻抗就容易偏掉走越长偏越多所以Long Trace1偏掉的阻抗Matching不见得调的回来再者就算Long Trace1没有使阻抗偏离50奥姆太远但可能会因为其寄生电感(走线造成)跟寄生电容(走线跟两旁GND,以及下方GND造成)以至于Matching调不太动怎么调都很难回到50奥姆就算Matching有把阻抗调回来50奥姆但最后又会因为Long Trace2使得最后进入Duplexer的阻抗又偏离50奥姆那你Matching不是白搞?32所以假设真的走线很长的话一开始出来就要先放一组Matching1确保PA输出调到50奥姆而Long Trace导致的阻抗偏离最后再靠Matching2调回来当然如上述Long Trace导致的阻抗偏离以及其寄生电感电容Matching2不见得能调回来但能救多少是多少如果嫌两组pi型组件太多至少也要两个L型当然走线最好还是不要太长33最好三个一组这当然的Matching组件要视为一个主体不管是T型pi型三颗组件都要邻近彼此否则距离拉大其长走线导致的寄生电感电容会使得Matching组件在Smith Chart的走向跟轨迹难以预测那Matching会很难调34耦合器一般都是靠近FEM的ANT端摆放以Qualm的WTR2965为例其Coupler是放在ASM与Connector之间最后连到WTR的TX_FBRX35若是以Qualm的WTR1605L为例那就是直接内建在PA模块里面然后连到WTR的PDET_IN不管是哪一种形式走线都要保护好不能受到干扰否则WTR侦测的功率错误会因为振福失真导致EVM劣化36滤波电容、去耦电容DCDC电源上往往有2个电容，需要首尾各放一个这是因为DC-DC的电源会给很多组件以PA为例所以上游首端要先放电容确保DC-DC出来的电源是干净的然后下游尾端要再放一颗确保流入PA的电源是干净的但要注意的是这两颗电容绝不可在表层共地否则Noise会透过共地窜到PA里面去37电感电感两个电感尽量避免紧挨着并行放到一起以SAW Filter为例输入与输出的电感组件，也不宜平行摆放过近，否则会因互感而影响Out-of-band噪声的抑制能力，若真的因为Layout空间限制，不得已需靠近，至少要正交摆放，才能使互感量降到最低。 38而我们都知道差分走线之间的间距越小抗干扰能力会越好但这样会使得两个电感之间靠太近产生互感进而影响阻抗因此若遇到这问题最好使用多层式电感，不要使用绕线式电感，这样可使互感量降到最低39另外电感也不宜笔直跟Shielding Frame靠近怕寄生效应会影响电感值而且会让Q值下降那Loss就会变大不管是Matching组件还是Power inductor都一样