计算机组成原理实用教程（第三版）

计算机组成原理 第一章 绪论（一） 一、 计算机的发展历程及应用领域 1、计算机的发展历程 2、计算机的应用领域 科学计算 数据处理 实时控制 企业管理 计算机辅助设计 第一章 绪论（二） 二、 计算机的组成硬件及软件 1、计算机硬件的组成及功能 运算器、控制器、主存储器、输入设备、输出设备 2、计算机软件的组成 什么是软件，计算机语言 软件的作用 软件分类：系统软件、应用软件 第一章 绪论（三） 三、 计算机系统的层次结构 1、硬件软化及软件硬化 2、计算机系统的层次结构 应用语言机器级 高级语言机器级 汇编语言机器级 操作系统机器级 传统机器级 微程序机器级 0级 2级 1级 3级 4级 5级 第一章 绪论（四） 四、 计算机系统的主要技术指标 1、机器字长 计算机能进行二进制数并行运算的速度，即运算器所具有的位数。机器字长越长，运算速度越高。 单位： 、运算速度 主频，执行速度 (等效指令速度描述法 3、主存容量 第二章 计算机中的数码系统 一、数据的表示方法 计算机中 可使用的数据分为两大类：数值数据、符号数据（非数值数据）。 数值数据用来表示数量的多少，通常带有符号位； 符号数据用来表示各种符号，包括 26个字母，0 9，标点符号（， 。 、 ； ” ！ ？ 等）及一些专门符号（ * / = % $ 等），汉字，图形，语音 1、符号数据的表示方法 计算机使用最多的符号数据是字符和字符串。字符在计算机中通常用 8位二进制数来表示，构成一个字节。采用最广泛的是 采用 7位二进制数，可构成 128种编码。 第二章 计算机中的数码系统 2*、数值数据的表示方法 计算机中数值数据有两种表示方法：定点表示法，浮点表示法。 定点表示法 采用定点表示法表示的数据叫作定点数，定点数是指小数点位置固定不变的数。 定点数在计算机中的表示格式： 1 X0 数符 小数点位置（对于小数） 小数点位置（对于整数） *机器字长 n+1位 第二章 计算机中的数码系统 定点小数的表示范围： 1 X +1 即 ： (1 X (1定点整数的表示范围： 1111 X +1111即 (2 X + (2*定点数所能表示的数值范围很有限，而且只能表示纯小数或纯整数，二者不可兼顾 第二章 计算机中的数码系统 浮点表示法 采用浮点表示法表示的数据叫做浮点数。浮点数可用来表示实数。 一个带符号的二进制浮点数可表示为： 数 ) 2 101(阶码 ) 尾数是一个带符号的纯小数，由它来确定浮点数的精度 阶码是一个带符号的纯整数，它确定浮点数的表示范围 阶码越长，所表示的浮点数的范围越大 第二章 计算机中的数码系统 浮点数在计算机中的表示格式： 1 阶符 *机器字长 p+m+2位，其中尾数占 m+1位，阶码占 p+1位 1 f 符 阶码值 ( 尾数值 ( 浮点数所能表示的数值范围应分成正、负数。 分别表示如下： p p 正数： 22-(2 - 1) X+(12+(2 - 1) 第二章 计算机中的数码系统 p p 负数： -(1 2 2+(2 - 1) X2-(2 - 1) 举例：某机字长 8位，采用定点表示法，可表示的纯小数或整数的表示范围是多少？若采用浮点表示法，阶码 3位，尾数 5位，表示的数值范围是多少？ 定点小数： + 28+127/128 定点整数： +1111111.，即 127 127 浮点数： 正数： 22+11 即 +1/128+ 15/2 负数： 2 11 2 28 第二章 计算机中的数码系统 注意事项 阶码与尾数的关系 2p m 浮点数基值的选择 、 8、 16 尾数的基值，增大数的表示范围，不降低数的表示精度 浮点数的规格化 尾数 1/尾数小数点后的第一位数是非 0 第二章 计算机中的数码系统 二、机器数的编码格式 * 在计算机中，机器数有三种不同的编码格式，即原码表示法、补码表示法和反码表示法。 1、原码表示法 将带符号数的符号位数值化（习惯上用“ 0”表示“”，用“ 1”表示“”），数码位保持不变，即原码表示法。 例如： X Y= X原 = Y原 =二章 计算机中的数码系统 原码表示法的数学定义 对于定点小数 X=X n，其原码的数学定义为 X原 = X 当 0 X(1X原 = 1- X=1+|X| 当 -(1 X0 即：对于正小数： X=+X n X原 = X n 对于负小数： X=X n X原 = X n 第二章 计算机中的数码系统 对于定点整数 X=X n，其原码的数学定义为 X原 = X 当 0 X(2n 1) X原 = 2n - X= 2n +|X| 当 -(2n 1) X0 即：对于正整数： X=+X n X原 = 0X n 对于负整数： X=X n X原 = 1X n 可以看出，原码表示法直观，与真值一一对应，但其缺点是：用原码进行加、减法运算时非常麻烦，运算器中不仅要有加法器，还要有减法器。这就是推出补码和反码表示法的原因。 第二章 计算机中的数码系统 2、补码表示法 补码表示法是根据数学上的同余概念引申而来。 假定有两个数 a和 b，若用某一个整数 得的余数相同，就称 a,记作： ab (m) 假设 X,Y,足下列关系： Z= (,则称 对模 作： ZY () X0 () 例：假设时钟正指向 10点整，但当前时间为 6点整，为校正时钟，可顺时针拨 8小时 (+8)，或逆时针拨 4小时(这说明对时钟来讲， 8和 4是等效的，这是因为时钟以 “ 12”为模。 10 8 186 (2) 100+(12=10+86 (2) 第二章 计算机中的数码系统 以通式表示： +(K () (模 结论：对于某一确定的模数 K，某数 ，可用该数 对模 注意： “模”是指任何大于模的数值都可以将模数的整数倍丢掉，而不会影响原数的大小； 利用模数概念可将减法运算转换为加法运算 。 计算机本身就是一个模数系统，这是因为计算机的字长是有限的，凡超过机器字长的数据，其超出位会被丢失，这就是计算机的模。 对于 n+1位字长的定点小数，在机内可表示为： X= X n， 于 以以 21为模。 第二章 计算机中的数码系统 对于 n+1位字长的定点整数，在机内可表示为： X=1X n， 于 以以 2n+1为模。 补码表示法的数学定义： 对于定点小数 X=X n，其补码的数学定义为 X补 = X 当 0 X (1X补 = 2+X=2-|X| 当 -(1 X0 对于定点整数 X=X n，其补码的数学定义为 X补 = X 当 0 X 2n X原 = 2n+1 X= 2n+1-|X| 当 1,下次 2 1 0 1 0 0 0 0 1 +-|Y|补 1 0 0 1 1 1 1 1 0 1 0 0 0 1 0 1,下次 2 1 1 1 0 0 1 0 1 +-|Y|补 1 0 0 1 1 0. 0 0 0 1 0. 1 0 1 1 ,商 1 结果： Q=+2三章 运算方法与运算器 (39) 说明： 商的第一位应为 0，仅表示结果未溢出，若为 1，则溢出，中止操作； 若最后余数为负，要纠余，即增加一次 |Y|操作； 加减交替法克服了恢复余数法的两个问题，在现代计算机中原码除法均采用加减交替法； 最后给商数和余数冠以正确符号（余数与被除数符号同）。 2、补码除法运算 符号位同样参与运算，加减交替法。 第三章 运算方法与运算器 (40) 四、浮点数的算术运算方法及实现 1、浮点数的加减运算 对阶 尾数运算 结果规格化 m补 =X m补 = m补 = 向右规格化 m补 =X m补 = 向左规格化 去掉小数点后的前导 0 去掉小数点后的前导 1，但 0除外 第三章 运算方法与运算器 (40+) 2、浮点除法运算 五、计算机中的逻辑运算及实现 1、逻辑非 2、逻辑与 3、逻辑或 4、逻辑异或 练习题 某机字长 32位，浮点表示时，阶码占 8位，尾数占 24位，各包含一个符号位。问： (1)带符号定点小数的最大表示范围是多少？ (2)带符号定点整数的最大表示范围是多少？ (3)浮点表示时，最大的正数是多少？ (4)浮点表示时，最大的负数是多少？ (5)浮点表示时，最小的规格化正数是多少？ 答 案 答案： (1) (1(2) 1+ (2+31(3)(1 2+127 (4)- 225) +2题 一、已知 X=2=+21)用补码运算求 X Y？，并判断是否有溢出。 (2)用补码运算求 X Y？，并判断是否有溢出。 解： (1)对阶 X= 22)运算 X补 =11 100， X补 =11 100， Y补 =11 100， + =11 100， X+Y补 =11 100， =11 100， 3)结果规格化 X+Y补 =11 100， 0 111， 出 =11 100， 1 010,2题 二、已知 X=+1)将 分辨转换成二进制浮点数（阶码 4位，尾数 10位，各包含一个符号位； (2)用变形补码求 X Y？ 答 案 解： X=2+011 Y=+2 101 X原 =00 011， Y原 =00 101， X补 =00 011， Y补 =00 101， =00 101， 1)对阶 X补 =00 101， =00 101， 2)尾数运算 3)结果规格化 =00 110， =00 110， 2+110 习题 三、已知 X=2=2 010 请用变形补码求 X Y， X Y 解： (1) 对阶 X=2 010 X补 =00 010， Y补 =00 010， =00 010， 2)尾数运算、结果规格化 + X+Y补 = =X+Y补 =00 010， 1 111， +Y=2 001 =00 010， 1 110， 2三章 运算方法与运算器 (41) 六、运算器的组成与分析 运算器是计算机的重要组成部分之一，用来完成各种算术和逻辑运算，因此常称作算术逻辑单元（ 运算器的核心是加法器。若机器字长 应由 利用串行进位方式的加法器，结构简单，但加法速度慢，原因就在于进位信号的串行传送。因此提高加法器运算速度的关键在于缩短进位信号的传送时间 。 1、并行进位方式的实现 采用串行进位方式的 16位并行加法器如下图： 15 15 14 14 0 0 1 1 . 三章 运算方法与运算器 (42) 上图中 ， 第 i)(代表 “ 异或 ” ) 若用 用 i)，则上式可简化为： i+式由两项构成： 第一项是 此只有当 i=1时， ，此时的 ，即本位向高位有进位，称为 “ 本位进位 ” 。 第二项是 中 有当 。只有 时，才能将低位向本位的进位传送到高位去，因此称 传送进位 ” 。显然任何情况下， 1”。 0+1=11+0+ 112=22+1+1 222 15+1515 +三章 运算方法与运算器 (43) 上述表达式表明， 16位加法器中各位向高位的进位信号 是有可能在向最低位的进位信号 C 1输入后的一定时间内并行产生。 尽管如此，要实现 16位进位信号的同时产生仍然存在困难，原因是形成进位信号所需的门和输入端数太多。可以设想将加法器分成 组内实现并行进位是完全可能的。 例如：将 16位加法器分成 4个小组，每组包含 4位，组内实现并行进位的逻辑表达式为： 0+1=112=2223=3333是最低一组（第 0组）的组内并行进位逻辑即可实现。 样的进位逻辑可用到其它三个小组，并将四个小组串联起来，如下图： 3小组组内 并行进位逻辑 1小组组内 并行进位逻辑 2小组组内 并行进位逻辑 0小组组内 并行进位逻辑 1515 8 8 4 4 0 0 上图称作单级分组的“并串行逻辑”，即将整个加法器分成几个小组，各小组内部采用并行进位方式，各小组间采用串行进位方式，可有效缩短进位信号的传送时间。假定每级门的延迟时间为 各小组内进位信号的传送时间为 2整个加法器的进位信号产生时序如下图： 第三章 运算方法与运算器 (44) 显然，单级分组“并串”行进位方式的 16位并行加法器，与采用串行进位方式的 16位加法器相比，加法速度明显提高。 将各个小组内并行进位逻辑，加上它们的 位求全加和的电路集成在一起，构成一个芯片，即 第三章 运算方法与运算器 (45) 14 三章 运算方法与运算器 (46) 2、两级分组 “ 并并 ” 行进位方式的实现 若将上述单级分组 16位并行加法器中的 4个小组构成一个大组，并在大组内也采用并行进位方式，就构成了两级分组（小组和大组） “ 并并 ” 行进位方式，可进一步提高进位信号的传送速度。 仍以 16位并行加法器为例： 要实现 “ 并并 ” 进位方式，关键是如何将小组内的并行进位逻辑扩展到 4个小组之间。 采用小组内并行进位类似的方法推出实现方法。 对于第 0小组而言，它向高组的进位信号为 3+3333*+3*= 333本组进位 本组传送进位 同理可得： 7*+3 11*+7 15*+11 第三章 运算方法与运算器 (47) 利用递推关系得到： 3*+7=3*+ 3*11=11*+ 7* 7*15= 11* 11* 3* 11*3*述式子与小组内并行进位逻辑基本相同，这就是大组内的并行进位逻辑 ( 为适应大组内并行进位的要求，各小组内并行进位逻辑要稍作修改，使之产生 见 3小组组内 并行进位逻辑 1小组组内 并行进位逻辑 2小组组内 并行进位逻辑 0小组组内 并行进位逻辑 1515 8 8 4 4 0 0 第三章 运算方法与运算器 (48) 大组内并行进位逻辑 15* 7 三章 运算方法与运算器 (49) 可以设想，若机器字长 64位，则整个加法器可分成 16个小组，每个小组包含 4位， 4个小组构成一个大组，共形成 4个大组，若 4个小组和 4个大组内均采用并行进位方式，而 4个大组间采用串行进位方式，则可构成两级分组 “ 并并串 ” 行进位方式；当然， 4个大组间也可采用并行进位方式，构成两级分组 “ 并并并 ” 进位方式，加法器运算速度得以进一步提高。 结论：为了提高加法器的运算速度，可采用并行进位逻辑，但可能导致进位信号逻辑复杂，价格上升。实际计算机系统中，加法器采用何种进位逻辑，取决于对性能价格比的要求。 第三章 运算方法与运算器 (50) 3、多功能算术 /逻辑运算单元 前面介绍的加法器，只能完成算术运算。这里介绍一种运算器芯片是一个 4位运算器，即能完成 4位算术运算，也可完成 4位逻辑运算以及算术、逻辑混合运算。 逻辑运算功能部件 全加 i i i 0 2 位运算单元逻辑图 第三章 运算方法与运算器 (51) 1位算术 /逻辑运算单元由 1位全加器和 1位逻辑运算部件组合而成。 显然，算术运算由全加器完成。逻辑运算在控制信号 i， i。它们之间的控制关系如下： 2 1 i 0 0 1 0 0 0 1 i 0 1 0 i 1 0 1 1 0 个这样的单元集成在一起形成的。 组间并行进位逻辑 三章 运算方法与运算器 (52) 4、定点运算器的基本结构 运算器中数据传送通路：总线结构，单向、双向，三态门控制 运算器的基本结构 单总线结构分时共享 双总线结构 三总线结构 第四章 存储系统 (1) 一、概述 1、基本概念 存储器是计算机系统的重要组成部分。 存储器有主存储器与辅助存储器之分。 主存储器，又称内存储器，即内存，用来存放程序和数据。 频繁地与主存储器交换信息，因此主存储器的性能在很大程度上影响整个计算机系统的性能。 目前，广泛采用的主存储器是按地址访问的，即一维线性存储器。它由许多存储元构成。存储元是存储器的最小单位，一个存储元可存放一位二进制信息，若干存储元构成一个存储字。通常存储字与机器字长相同。 2、主存储器的主要技术指标 (1)存储容量 指存储器所能存储的二进制信息的总位数。 B/b) W主存储器总字数 对于 第四章 存储系统 (2) (2)存取速度 频繁地与主存储器交换信息，因此机器运算速度在很大程度上取决于主存储器的存储速度。 主存储器的速度通常可用访问时间 取周期 访问时间 访问时间 ” 是指从 存储器读出信息为止所需要的时间。其值越小，存取速度越快。 存取周期 存取周期 ” 又称 “ 访问周期 ” 、 “ 读周期 ” 、 “ 写周期 ” ，它是指连续两次访问存储器所需要的最小时间间隔。显然 般 A。对于破坏性读出的存储器， T A。 存储器频宽 指连续访问存储器时，存储器所能提供的数据传送速率。 第四章 存储系统 (3) 3、存储器的层次结构 计算机系统中，对存储器的要求是：大容量、高速度、低成本。 一级存储系统，很难同时满足上述三个要求。一般来说，存储器速度很高，存储容量就不可能很大，成本也不会很低；若存储容量很大，存取速度就不可能很高，成本也不可能很低。 为了满足上述三个要求，可将具有不同性质的多级存储器构成存储层次。 (1)二级存储层次结构 辅助软硬件 主存储器 辅助存储器 助软硬件 主存储器 高速缓冲 存储器 辅助软硬件 四章 存储系统 (4) (1)三级存储层次结构 辅助存储器 第四章 存储系统 (5) 4、存储器的分类 可根据存储器的不同特性，对存储器进行分类： 根据使用的存储元：半导体存储器和磁性存储器； 根据存储器的读写方式： 根据对存储器的访问方式：按地址访问存储器和按内容访问存储器； 根据信息的可保存性：永久性存储器，非永久性存储器； 根据读出方式：破坏性读出存储器和非破坏性读出存储器 ； 根据存取方式：随机存储器，顺序存储器和半顺序存储器。 第四章 存储系统 (6) 二、半导体读写存储器 半导体读写存储器又称随机存储器，是非永久存储器，常作为计算机系统的主存储器。 根据使用的器件，半导体读写存储器分为： 者使用 者使用双极型晶体管构成存储元。 一般情况下， 存储容量大，适合作主存储器。双极型存储器访问速度快，但容量较小，适合作 1、 动态 6管静态 4管动态 单管动态存储元破坏行读出 动态存储器、静态存储器的区别 第四章 存储系统 (6) 2、双极型存储器的存储元电路 双极型存储器主要特点 访问速度快 功耗大 集成度低 存储容量小 系统中用来作 极存储元根据不同的电路结构有 极耦合 )基本存储元。 第四章 存储系统 (7) 3、半导体存储器的构成 存储矩阵 地址译码与驱动 存储控制电路 读写电路 4、静态 114 、动态 116 6、动态存储器的刷新方式 集中式刷新方式 分散式刷新方式 异步式刷新方式 练习 1. 已知： X . X n 求证： X补 1. . X n +2. 已知： X补 2. X n 求证： . X n+2答 案 1. 证明： 根据补码定义： X补 2 X . 1+0. 00 . 01+X = . 1 . X n +=1. . X n +答 案 2. 证明： 设： 0 X补 0. . X n X 0. . X n . X n 1. . X n +2设： 1 X补 1. . X n X -(0. . X n +20. . X n +2 0. . X n +2第四章 存储系统 (8) 7、半导体存储器与 位扩展法 字扩展法 字位扩展法 译码器简介 C B A 2B 40 7 B A G 740 3 C B 2 740 15 A 第四章 存储系统 (9) 半导体存储器与 例一： 某计算机可输出数据线 8条 (0)，地址线 20条 (0)，控制线一条 (目前使用的存储空间为 48中 16采用 8K 8(位 )的 32采用 16K 4(位 )的 (1)需要两种芯片各多少片？ (2)画出 码器自定）。 (3)写出 解： (1) 需 168/(8K 8)=2(片 ) 需 328/(16K 4) 4(片 ) 0 7K 8 13 S 0 16K 4 E 0 7K 8 13 S 0 16K 4 E 0 36K 4 E 0 36K 4 E B A G 1 3 2:4译码器 14 12 E 或门 或门 或门 19 四章 存储系统 (10) 半导体存储器与 例二： 某计算机 4储器按字节编址。 位，可提供一个控制信号 前系统中使用的存储容量为 8中 4采用容量为 2K 8(位 )的 地址范围为 0000H 04采用容量为 4K 2(位 )的 地址范围为4000H 4 (1)需要 (2)画出 码器自定）。 (3)写出 第四章 存储系统 (11) 三、半导体只读存储器 只读存储器 (指一般情况下只能读出、不能写入的存储器，要写入时必须采取特殊的方式。 旦写入，将永久保持。 根据不同的制造工艺，只读存储器可分为 2 1、掩模式只读存储器 ( 这种存储器由工厂生产时一次性写入信息，不允许使用者作任何修改。 结构简单，可靠性高，价格低，但灵活性差，不允许修改。 2、可编程只读存储器 ( 允许用户一次性写入信息的只读存储器。 一经写入，不允许修改。 3、可擦除可编程只读存储器 ( 可用紫外线擦除，允许用户多次性写入信息的只读存储器。 灵活性好。 第四章 存储系统 (12) 4、电可擦除可编程只读存储器 ( 功能与 它是可用电擦除，允许用户多次性写入信息的只读存储器。 使用更灵活方便。 四、并行主存系统 由于 此主存的访问速度成为计算机系统速度的 “ 瓶颈 ” ，因此如何加快主存储器的速度是计算机设计者追求的目标。在各种计算机系统中，为加快主存储器速度，大都采取以下几种措施： 采用高速器件以尽可能缩短存储器的访问周期 加长存储器的字长。 采用并行主存系统以提高存储器的等效速度。 在 第四章 存储系统 (13) 1、单体多字并行主存系统 常规的主存储器是指单体单字存储器，它只包含一个存储体，访问一次存储器只能读 /写一个存储字的信息。下图是一个 4K 8(位 )的单体单字存储器结构。 若将其存储体分成 4部分，每部分包含 1K 8(位 )的存储空间，便构成 4字并行主存系统。 0 1 4095 存储体 4K 8(位 ) 11 K 8(位 ) 1K 8(位 ) 1K 8(位 ) 1K 8(位 ) 11 0 7 7 7 1 1023 第四章 存储系统 (14) 需提供 12位地址码。在存储器内部控制部件控制下，只需用高端的 10位地址码去访问存储器的地址，于是访问存储器可读 /写 4个字的信息，低端的 2位地址码用来控制将 4个数据字分时使用总线。 可以看出，单体四字并行主存系统的等效速度是单体单字主存系统的 4倍。但要达到这个要求是有条件的，同时读出的 4个字地址必须是特定的连续地址，如 0， 1， 2， 3或 4， 5， 6，7或 1020， 1021， 1022， 1023等。 第四章 存储系统 (15) 2、多体交叉并行主存系统 若在上述单体多字主存系统基础上，为每个存储体设置独立的地址寄存器，使之成为 4个独立的容量为 1K 8(位 )的存储体，于是容量为4K 8(位 )的 4体交叉并行主存系统结构如下图。 7 7 7 7 K 8(位 ) 1K 8(位 ) 1K 8(位 ) 1K 8(位 ) 0 1 1023 9 9 9 9 四章 存储系统 (16) 由于 4个分体各有自己的地址寄存器， 提供 4个不同的 12位地址码，在主存控制部件的控制之下，可将 4个地址的高端 10位分别送到 4个分体的地址寄存器中，低 2位地址便是它们的分体号，于是经过一个访问周期可从 4个分体中分别读 /写 4个字的信息。 4体交叉并行主存系统的等效速度是单体单字主存系统的 4倍。但要达到这个要求也是有条件的，即必须要求访存的 4个地址分步在不同的分体中，否则将产生 “ 分体冲突 ” 。 所谓 “ 分体冲突 ” 是指 个地址中，有 2个或 2个以上位于同一个分体中。 在不产生分体冲突的情况下， 4体交叉并行主存系统的等效速度可提高到 4倍。 各分体中地址通式： (4i+3)、 (4i+2)、 (4i+1)、 (4i+0) 举例： 00003H， 009H， 005H，006H， 019H， 几次访问 4体交叉并行主存系统？ (1)0003H,009H,2)05H,006H (3)019H (4)四章 存储系统 (17) 五、高速缓冲存储器 1、高速缓冲存储器的基本思想 在 成 “ 存储层次，结构如下图： 主 存 储 器 高速缓冲 存储器 辅助软硬件 四章 存储系统 (18) 在上述存储系统中， 容量比较小，其内容是主存某部分地址中内容的副本，而不是内存内容的扩充。 访问主存地址同时访问 该地址已在 称作 “ ，则以访问 之，若 仍然访问主存。 若 00，则访问主存的速度提高为访问 到提高主存等效速度的目的。 设置 要追求的目标是尽量提高 2、 为加快 块可包含几个、十几个或几十个存储字。 显然，主存中的块数会比 例如，某系统中主存容量 64 16个字节为 1块，则主存中共有 4 4块，任何时候主存储器中最多只有 64块信息进入 为主存这片地址中所存信息的副本。 通常使主存和 是 们的地址结构如下图： 第四章 存储系统 (19) 3 块内地址 3 存地址 主存块号 块内地址 先需要进行地址变换。 块内地址部分可直接送至 存的块号应变成 同时，判定 命中，则地址变换后用 不命中，则一方面用主存地址直接访问主存，另一方面，将含有该地址的一块信息，从主存调入 备 此应在系统中设置一个主存块号与 适应高速度要求，通常采用按内容访问的相联存储器来存放此对照表。 第四章 存储系统 (20) 3、相联存储器 相联存储器 (常规存储器相比，突出的特点是访问相联存储器时，不需提供地址，而是提供需要存取的内容，因此它是按内容访问的存储器。 引入相联存储器，主要是为了解决查表速度问题 。 表格放在常规存储器中，采用顺序、折半、散列查找，查询速度慢 放在相联存储器，按关键字与表中各个字的内容并行比较，查询速度快 确切地说，相联存储器是按内容并行比较、按地址读 /写的存储器 (1)相联存储器的基本存储元 (2)相联存储器的构成 存储体 检索寄存器 屏蔽寄存器 符合寄存器 代码寄存器 第四章 存储系统 (21) 六、虚拟存储系统 虚拟存储器 (提出： 主存容量不够大，从而限制机内可运行程序的大小 解决程序比主存容量大的问题 虚拟存储系统中 主存储器称为 “ 实存 ” 虚存空间是比实存空间大得多的空间，它取决于所能提供的地址字的长度 机器字长 32位，则虚存空间位 232 4 1、虚拟存储器的构成 辅助软硬件 主存储器 辅助存储器 四章 存储系统 (22) 2、虚拟存储器中的地址结构及其转换 在虚拟存储系统中，用户程序使用的是虚地址，而主存空间所具有的实地址，一般情况下，虚地址比实地址长。 当用户使用虚地址访问存储器时，要将虚地址变换为实地址。 地址变换过程与采用的存储管理方式有关，常用的有页式管理、段式管理和段页式管理三种方式。 (1)页式管理方式 将实存和虚存空间机械地分成许多同样大小的页，即也内地址长度相同。虚地址和实地址均由两部分组成，如下图。 虚地址变换成实地址的过程为页内地址直送，虚页号变换成实页号的过程。 实地址 页号 内地址 页号 内地址 地址 四章 存储系统 (23) 先要判断该虚页是否已调入实存中，若其已经在实存中，称作 “ 实存命中 ” ，将虚页号 可形成实地址 实存不命中则需要将包含该地址的一页信息从辅存调入实存后才能去访问实存。 为此，需要为每个用户建立一个页表，表中包括虚页号、实页号、装入位等信息，且该页表是从辅存向实存调入信息时写入的。页表中的实页号就是虚页调入实存时的起始地址，装入位用来表示该虚页当前是否已在实存中。 例：某系统存储器按字节编址，虚地址长 32位 实