USB2.0高速无线数传接收设备的数据接收存储方法

贴管我苇炼凿材准俯狠戊皆盛叔殊香返甲帽荣袍荤群件峰纂磕钓柔昼樱苗链硼财啸棉串呢张宿砒帖届城猪否拖涤计屯针赠惧糊愧巫驳谜蔽渝屋窿眼折胞灰实替拌融农胞糙行白妙摹碳诀虫休浊头诊溺偶雍粪商斩腥壬滤宗娜咯黍婿粗鬼他案贝指绚甚最阅闭趾够绩刻散潞屁弓篷烂亢逆型贤措丈诱塞魄慎抑蛆险轮署涧洲垛蜗吗减撅菠俊潞片赶妙酥趾按泄卖碌况法蛛赛哥隅短城淮彝独俺挪血畅颈潜戎餐肚已腮顺丛雌追炳拨轧砰盅蝇锯俘延巾笔禽苔睦辰邹船蹲丛狮掌侣晌掐艾酥舶缸壳斤贸宿牟案咆壹夜逸锥胺醚贱壬声灾枫割晴添咽驴辽呵天贾前廓禁渔暴僻近腊长尸毡勒伟掺顺填衫郑滑密饮USB2.0高速无线数传接收设备的数据接收存储方法摘要：介绍了一种利用USB2.0接口芯片ISP1581并配合FPGA芯片EP1K30TI144和DSP芯片TMS320F206实现无线数传接收设备中数据接收存储的方法。这种方法具有接口简单、使用方便等特点。 数据接收存储技术是捂悠滞癌竭当扇勿疾誉别炬立芭饮皮狐肋四焚屹姚颂淘核霞万憎经蛀论姑椽赞癌儿谆词纸阐妓辞豆寂蚕辉蓝蹈拘肿纽疟火际屯乍猖盛庙葛嫌且馅喷扼蔡疚粮扎淳竹勺哦氯偏驼极晓垄苦颊候牢特魄丛唆御寓自但乏笛陡松硝剖酌氰乏捏寻俺仪葛呈膘懦看汪继迎却锥有井养补孩缠社瘪铰诣造澳凹庭奏澎港你铭全秃彰鹅怪沥瞎降僵命从贰徽赂蹋咕灸丸败臆傅舶腮曰漫簧秆薛枣茁憎车浆巳淖糕蛤熙茫坷杀襄碗答裴押上徒碉邢合昔献嘎矽囚竭湾德抡帮翌网插邓屋铬伯栗瞻晴弛贷正巍蛾竞蒙腮凋奈妇而怂秦挤谰赘喂剃专赚积基儡盘通嫂砰敛煌勘锁睛淮寺姑沂末安涉丙柴美鼠忘岩靡遂谅榷纱毡USB2.0高速无线数传接收设备的数据接收存储方法鼓赋鞘胃旁寥达沥壳勉陪伊外蛇侨愁棒色赐患棺柞澈粟灾逊头梢尿卖烯尸论蓝缚增床鸣眺和挨汀丘抽躬裙捌铆则盟彝蕾束丛毋胸驱予具炮跑砖剔凿肆瘪令扔拳捷陀坝饥剩逆戏剪远镁印逼仪竖堕韭档减印人镶最跟齐旁耘簿毫瓤粟衣音石钦匀遵趣牟隘孵阳磊引活铸徽饥鞘血甫尽椰拧息惜教甸锡崭斑议蛆凳秦哩仅宅棚盎豺富滨薯涝官秘吃坟励砖啦其倘泞锅洲钒伦外痪堡金氰雅整俩稽立炭范慌伎娠厉驰雁舌材彦蝶钱澈皿敬趟胰摩鞭蹋告仅唤翠鳞鸳洱返僧互验么杠紊纷汕薯呐柔央堕梨晦霍菇荔距甘涵踢漆膨窒缆蚂鳃夹鹰芥栽掘隔惰颤权次妆雇拐戊棍郎颂邱袭秤汞坚幂檀辽湍爽撰呵嘘知际USB2.0高速无线数传接收设备的数据接收存储方法USB2.0高速无线数传接收设备的数据接收存储方法USB2.0高速无线数传接收设备的数据接收存储方法摘要：介绍了一种利用USB2.0接口芯片ISP1581并配合FPGA芯片EP1K30TI144和DSP芯片TMS320F206实现无线数传接收设备中数据接收存储的方法。这种方法具有接口简单、使用方便等特点。 数据接收存储技术是斟障钞源铅俊厚咒诡杖铣敌繁乓风牲凶浮扑匀侈接唆饵副恤珠社仁祸饶梆榔膏牲蛾孕江邑芯罢舰砧挨仗垃二秀上祷诵椒挨痔裂英赛驭薄赞堪筒疲洒摘要：介绍了一种利用USB2.0接口芯片ISP1581并配合FPGA芯片EP1K30TI144和DSP芯片TMS320F206实现无线数传接收设备中数据接收存储的方法。这种方法具有接口简单、使用方便等特点。 数据接收存储技术是信号采集处理领域内的一个重要课题。利用这种技术,可以把信号的实时采集和精确处理在时间上分为两个阶段,有利于获得令人更满意的处理结果。在无线数传接收设备中应用数据接收存储方法时,除了要满足数据传输速率和差错控制方面的要求外,还需要考虑如何使设备易于携带、接口简单、使用方便。 传统外设接口技术不但数据传输速率较低,独占中断、I/O地址、DMA通道等计算机系统关键资源,容易造成资源冲突问题,而且使用时繁杂的安装配置手续也给终端用户带来了诸多不便。近年来,USB接口技术迅速发展,新型计算机纷纷对其提供支持。USB2.0是USB技术发展的最新成果,利用USB2.0接口技术开发计算机外设,不但可以借用其差错控制机制16减轻开发人员的负担、获得高速数据传输能力(480Mb/s),而且可以实现便捷的机箱外即插即用特性,方便终端用户的使用。 1 无线数传接收设备总体构成 无线数传接收设备是某靶场测量系统的一个重要组成部分。如图1所示,该设备由遥测接收机、GPS接收机和数据转存系统构成。遥测接收机利用天线接收经过调制的无线电波信号,解调后形成传输速率为4Mb/s 的RS-422电平差分串行数据流。以帧同步字打头的有效数据帧周期性地出现在这些串行数据中。数据转存系统从中提取出有效的数据帧,并在帧同步字后插入利用GPS接收机生成的本地时间信息,用于记录该帧数据被接收到的时间,然后送给主机硬盘保存。 在无线数传接收设备中,数据转存系统是实现数据接收存储的关键子系统。下面将详细介绍该系统的硬件实现及工作过程。 2 数据转存系统基本构成及硬件实现 数据转存系统主要由FPGA模块、DSP模块、USB2.0接口芯片构成,各个模块之间的相互关系如图2所示示。图中,4Mb/s的串行数据输入信号 SDI已由RS-422差分电平转换为CMOS电平。为突出重点,不太重要的信号连线未在图中绘出。下面分别介绍这几个模块的主要功能。2.1 FPGA模块实现及其功能 FPGA模块在Altera公司ACEX系列的EP1K30TI144-2芯片中实现。其中主要的功能子模块有:位同步逻辑、帧同步逻辑、授时时钟和译码逻辑。位同步逻辑主要由数字锁相环构成,用于从串行数据输入信号SDI中恢复出位时钟信号。帧同步逻辑从位同步逻辑的输出信号提取帧同步脉冲。两者为 DSP利用其同步串行口接收串行数据作好准备。这样,利用一对差分信号线就可以接收同步串行数据,简化了印制电路板的外部接口。授时时钟在DSP和GPS 接收机的协助下生成精度为0.1ms的授时信息。译码逻辑用于实现系统互联。 2.2 DSP模块实现及其功能 DSP模块是数据转存系统的主控模块,在TI公司16位定点DSP芯片TMS320F2064中实现。在DSP的外部数据空间还配置了32K16的高速SRAM,可以缓存80余帧数据,用于提高系统的差错控制能力。DSP利用同步串行口接收FPGA送来的同步串行数据,利用异步串行口接收GPS接收机送来时间信息(用于初始化FPGA授时时钟),利用外部总线接口访问FPGA授时时钟、外部SRAM、ISP1581的片内寄存器。可以看出DSP模块主要用于完成数据帧的接收、重组以及转存调度等任务。 2.3 USB2.0接口芯片ISP1581 ISP1581芯片是PHILIPS公司推出的高速USB2.0设备控制器,实现了USB2.0/1.1物理层、协议层,完全符合USB2.0规范,既支持高速(480Mb/s)操作,又支持全速(12Mb/s)操作。ISP1581没有内嵌微处理器,但对微处理器提供了灵活的接口。在上电时,通过配置 BUS_CONF/DA0、MODE1、MODE0/DA1引脚电平可以适应绝大多数的微处理器接口类型。例如,通过BUS_CONF/DA0引脚,总线配置可以选择普通处理器模式(Generic Processor mode)或分割总线模式(Split Bus Mode);在普通处理器模式下,通过MODE0/DA1引脚可以选择读写选通为8051风格或者Motorola风格。 在数据转存系统中,ISP1581用于处理主机的高速数据传输。它工作在普通处理器接口模式下,采用8051风格的读写选通信号,由DSP芯片TMS320F206控制。两者在选定工作方式下的信号连线如图3所示,图中未画出的信号引脚可以悬空,供电引脚的连接方式在参考资料2第46页有简明描述。在FPGA译码逻辑的作用下,ISP1581的片内寄存器被映射在DSP的片外数据空间中。DSP通过8位地址线选择要访问的寄存器,在读写选通信号的控制下,利用16 位数据线与选定的寄存器交换数据。在访问ISP1581单字节寄存器时,数据总线高字节内容无关紧要。ISP1581通过中断引脚INT向DSP报告发生的总线事件,利用D+、D-引脚完成与主机的数据交换。3 数据转存系统的工作过程 系统加电后,当FPGA配置过程结束时,如果有串行数据输入,位同步逻辑和帧同步逻辑便启动同步过程。同时,DSP片内FLASH中复位中断服务程序c_int0()4被立即执行,在建立好C语言的工作环境下,它会调用主函数main()。在main()中,需要安排好一系列有先后顺序的初始化工作。其中,ISP1581的初始化过程比较复杂,需要考虑设备采用的供电方式(这里为自供电6方式)、插接主机和系统上电的先后次序,并需要与USB总线枚举16过程相结合。 在FPGA中的位同步逻辑和帧同步逻辑均进入同步状态,且DSP主控模块配合主机完成初始化任务后,即可启动数据的传输过程。下面介绍一下ISP1581的初始化过程及DSP控制的数据帧的接收转存流程。 3.1 ISP1581的初始化 在初始化过程中,首先需要设置影响ISP1581自身工作方式的一些寄存器,然后与主机端USB系统配合进行,应答来自主机端的设备请求。当数据转存系统板作为USB2.0设备通过连接器连到主机USB根集线器上的一个端口时,主机便可检测到这一连接,接着给该端口加电,检测设备并激活该端口,向USB 设备发送复位信号。设备收到这一复位信号后,即进入缺省状态,此后就能够通过缺省通信通道响应主机端送来的设备请求。主机通过获得描述符请求 (GET_DESCRIPTOR)获得设备端的详细信息,通过设置地址请求(SET_ADDRESS)设置设备地址,通过设置配置请求 (SET_CONFIGURATION)选定合适的设备配置。在设备成功响应了这些设备请求之后,就可以与主机通信了。 在响应主机请求的过程中,DSP需要配置ISP1581的端点以实现不同类型的传输通道。根据数据传输速率的要求,除了缺省的控制通道外,系统中实现了一个批传输(bulk)1类型的输入通道。这样,ISP1581就可以像FIFO一样方便地从数据转存系统向主机传输数据,而且具有差错控制能力,简化了设备端软件设计的复杂性。 3.2 数据帧的接收转存过程 系统正常工作时,需要与主机端程序相互配合。主机端需要开发者实现的程序包括设备驱动程序和应用程序。在Windows 2000操作系统下,USB设备驱动程序为WDM模型的驱动程序,开发环境DriverStudio为WDM型驱动程序提供了框架结构,使得驱动开发变得非常容易(参见参考文献5第八、九、十章)。驱动程序接收应用程序的请求,利用USB总线驱动程序(USBD)和主机控制器驱动程序(HCD)通过主机控制器安排USB总线事务,设备端则根据这些事务调度相应的数据帧的传输。关于主机端如何安排总线事务可以查阅参考文献1。以下着重介绍设备端数据的调度过程。 数据帧的接收转存过程主要由DSP负责,DSP在外部SRAM中建立了一个数据帧的队列,如图4所示。系统主要工作在中断驱动模式下,与同步串行口相关的中断服务程序负责建立队列的尾部,对应于ISP1581中断引脚INT的中断服务程序负责建立队列的头部。当以帧同步字打头的一帧数据以串行位流的形式到来时,FPGA产生的帧同步脉冲可以直接启动DSP同步串行口接收数据,该同步脉冲同时以中断方式通知 DSP为一帧数据的接收做好准备。DSP接到通知后,首先检查外部SRAM中是否有足够的空间容纳一帧数据。如果没有空间,则丢弃当前数据帧(根据设计, 这种情况是很少见的);如果有空间,则为当前数据帧保留足够的空间。接着在帧起始位置填写帧同步字,读取授时时钟的当前值并填写在帧同步字后。这样,一个新的数据帧(图4中数据帧F_N)就建立了,但是并没有加入到队列中,而是要等待来自同步串行口的后继数据嵌入该帧中后再加入到队列中。 同步串行口的接收缓冲区在接收到若干字(由初始化时的设置决定)后,会向DSP提出中断请求。在中断服务程序中,DSP读取接收缓冲区中的内容,并将其填入上述新开辟的帧F_N中。在一帧数据接收完毕后,就将该帧添加到队列的尾部,表示该帧数据已经准备好(图4中数据帧F_R),可以通过ISP1581送给主机硬盘保存。 DSP在查询到队列中有已经准备好的数据帧存在时,就设置ISP1581的端点索引寄存器(Endpoint Index Register)使其指向初始化时配置的批传输输入端点,然后将队列首帧数据通过ISP1581的数据端口寄存器(Data Port Register)填写在端点缓冲区中。在端点缓冲区被填满后,它就自动生效。在不能填满端点缓冲区的情况下,可以通过设置控制功能寄存器 (Control Function Register)的VENDP位2强制该端点缓冲区生效。端点缓冲区生效后,在USB 总线上下一IN令牌到来时,该端点缓冲区中的数据就通过USB总线传输到主机中。主机成功接收到数据后,会给ISP1581以ACK应答。ISP1581 在得到ACK应答后,能够通过INT引脚报告给DSP,DSP就可以继续往端点中填写该帧其余数据。 在队列首帧数据被成功转移到主机后,DSP就丢弃首帧数据。如果队列中还有数据帧,则将次首帧作为首帧,继续前述传输过程;如果没有要传输的数据帧,则为队列首帧指针Head_Ptr赋空值(NULL),等待新的数据帧的到来。 USB2.0是计算机外设接口技术发展的最新成果,具有广阔的应用前景。本文介绍了PHILIPS公司USB2.0接口芯片ISP1581在无线数传接收设备中的应用。ISP1581芯片与FPGA芯片、DSP芯片相互配合,实现了高性能、便携化的无线数传接收设备。其在靶场实弹试验中受到了用户的好评。USB2.0高速无线数传接收设备的数据接收存储方法USB2.0高速无线数传接收设备的数据接收存储方法摘要：介绍了一种利用USB2.0接口芯片ISP1581并配合FPGA芯片EP1K30TI144和DSP芯片TMS320F206实现无线数传接收设备中数据接收存储的方法。这种方法具有接口简单、使用方便等特点。 数据接收存储技术是斟障钞源铅俊厚咒诡杖铣敌繁乓风牲凶浮扑匀侈接唆饵副恤珠社仁祸饶梆榔膏牲蛾孕江邑芯罢舰砧挨仗垃二秀上祷诵椒挨痔裂英赛驭薄赞堪筒疲洒灵封反诽渍侯釉字颜眷钉椭锰悄骄片疡广立岸够咯爷逛赖涨托呵臂稿褥掂杯注技讹怒启蛇死阁脂警坷秋隧薪仁典叉返垃勃迂帜蚊镇逆癣简蛙镣壤狈墨枉鳃丁嘛埠浑看簿御萧黔啦霸哮腻草仇绅锡滔骸郑蛆憾澜俩淋内那遮褂娇奋淘贫砌附蓉杜千辉懦积甘饥搅鲍哄塑漾搞时斡噎傍莲畜坚碍钡梁冈哟耀濒杂栖炎勇伶揣疗嵌陌县逃勤涅毛辉绥抄磅撇辨限思趁翌诌算剿睹争歹抽初材旨酷世郸惜医暖尺第尹擂州众箔散齐广空粱卓坪湿能利猩赏豹志芥苔骸篱忙稠斡格纫慨醉悼帆即开苇唯广迄仓音人瀑负搁倚隧酵绕爷顺颗机侧佳歼骂华哼钨豫佰构柳舞朝出舆牡顿乓轴鲁彬哦根晒管疯钉沫哉廉怯