LCD MS98S机芯维修手册.doc

LCD MS98S机芯第一章 整机各组件信号流程介绍第一节数字板信号流程介绍 MS98S机芯数字板主要有如下集成电路组成： IC物料编码功能简述位号13-AZ1084-ADB可调电压稳压ICU170613-AZ431L-E1TIC SECOND EXPLOITATION VOLTAGE ADJUSTERU20213-H5PS51-62BIC MT62 MT8215 DDR FBGA FBGA H5PS5162F(LU180313-H5TQ1G-63BDDR3 SDRAMU120213-IP101A-LFBIC MS58 网络IC 贴片编带 LQFP IP101ALFU80113-K9F1G0-0BBIC-FLASH 1G BIT NAND FLASH R=YU1301(CPP)13-L6599A-D0BIC PWL37C02 改良的高压谐振控制IC TUBE SOU40113-MP1484-00BIC MT62S 340KHZ SYNCHRONOUS RECTIFIED STU170213-MST6I9-8ZBIC MS98 音视频处理 散装 LFBGA MST6I98ZXU113-MST6M2-0SBOPTICOUP MS58 MEMC 散装 216-PIN LQFP MSTU190213-MX25L8-00BIC MS98S SPI FLASH 散装 8-SOP MX25L8006EU901(CPP)13-NCP160-7BBPFC ICU30113-RC4558-DRB双运放ICRC4558DR(8-PINSOP)U30113-TCM809-JEB复位IC TCM809JENB713U90213-TPS543-32BDC-DCU170113-USB251-4ABUSB2514U50113-VC2G66-DPB集成电路 74LVC2G66DPU20213-VIPER1-7LPIC-PS POWER IC VIPER17LN R=NU20113-W25X40-AVB4M-BIT 串行FLASHU1901(CPP)一、 信号输入 信号输入1路模拟射频信号、一路数字射频信号、3路AV信号、1路VGA信号、1路S端子输入、2路HDMI信号输入、2路USB信号、1路YUV信号输入、1 路网络信号输入等。1、 射频信号输入75欧姆天线接收的高频电视信号，输入到高频头TU2处进行处理。TU2的12脚输出的中频信号经C633、R611、R612、L601等组成的滤波电路后，经中频信号经预中放Q602对信号中频放大15db后，经R638后信号分别进入声表X601后，经声表X601对视频信号陷波后，由X601的4、5脚输出伴音中频信号分别经C1105、C1106滤波、隔离后送入到U1的AE3、AD3脚，由U1对送入进来的音频信号进行处理。经Q602预中放放大后的信号，另一路经声表X602对伴音中频信号陷波后，由X602的1、2脚输入，经X602处理后由4、5脚输出中频视频信号。输出的中频视频信号经C1103、C1104滤波、隔离后送入到U1的AE2、AD2脚，由U1对送入进来的中频视频信号进行处理。高频头TU1的4、5脚总线控制脚，它接受来自于U1的AE4、AD4脚输出的总线控制信号经电阻R1146、R1147后送入到高频头TU1的4、5脚。由TU1接收的地面波数字信号，由TU1的10、11脚输出双路DTMB-IFN、DTMB-IFP、DVBC-IFP、DVBC-IFN信号，分别经电容C621、C622、C623、C624耦合后。DTMB-IFP、DTMB-IFN信号经C758、C759、C760由U701（LGS-8G80-A1）的61、62脚送入。另一路DVBC-IFP、DVBC-IFN信号经C1101、R1151、C1102、R1152由U1的AD1、AE1脚进入。注：数字板的其它部分内容与原维修手册LCD BC53机芯数字电视维修手册内容类似。请参考它的内容。第二节 46/47 IPB 工作原理与维修指导46/47 IPB组件号，配屏情况及差异电源型号组件号配屏情况差异内容IPL46A08-IPL46A-PW146AUO屏型号：T460HW03 V1屏采用平衡电感的均流方式，增加信号反馈线与电源P903连接IPL47L08-IPL47L-PW147LG屏型号：LC470WUE-SBA1屏采用电容平衡方式，无须信号反馈线46/47 IPB工作原理流程图：46/47 IPB上电检测流程：、按照输出端子定义，连接负载（须满足规格书中的负载范围要求）和对应的PANEL（或者假负载）。、交流上电，测量电压3.3V输出电压。如果电压稳定并在3.3V +/-5%范围内为工作正常。如果输出电压不稳定并且超出此范围为不正常，需要检修待机电源。、置高PS_ON, 测量电压24V输出电压。如果电压稳定并在24V +/-5%范围内为工作正常。如果输出电压不稳定并且超出此范围为不正常。、测量PFC电压，如果电压稳定并在395V+/-10V范围内为工作正常，如果超出范围则为不正常，需要检修PFC模块和继电器控制模块。、先置高DIM和BL_ON控制电平，检查PANEL或者假负载是否工作。确认工作后，测试高压输出电流和工作频率，并调节到规格书要求的范围。如果不能正常工作，需要检查INVERTER模块，开关控制和电压检测模块。46/47 IPB工作时序图46/47 IPB电路分析1.待机模块介绍待机模块控制IC采用飞兆公司的FSQ510，单端反激拓扑架构，轻负载工作于BURST模式，满足超低待机功耗的要求。注意：待机启动时，C815正极电压为半波整流AC输入电压。PFC启动后，C815电压跟随PFC输出电容电压。待机模块常见故障现象：1、IC内置MOSFET损坏，同时伴随AC输入FUSE开路，可以使用万用表测试MOSFET的方法辨别。2、AC整流线路（D815、D818、D802）损坏，同时伴随AC输入FUSE开路，可使用万用表辨别。3、次级整流，稳压电路（采用1.25V基准的TL431）损坏。故障表现：输出电压不稳或者不在范围之内。4、控制IC无输出，故障表现：C815电压正确，但FSQ510第8脚无开关动作。5、控制IC有输出但不能持续，IC进入不断重启动或进入锁死状态。上述故障4和5，同样按照用示波器检测FSQ510 供电脚5脚的电压（高于8.7V启动），同时检测开关脚7脚来进行辨别。正常情况下供电正常第7脚应该有开关动作。FSQ510的保护都集中在第3脚，有开环保护，过负载保护等。 2.PFC模块介绍PFC控制IC使用TI公司的UC28060，此IC采用两路临界模式交错的工作方式和轻负载BURST模式。具有两路输出过电压保护，过流保护，过负载保护和开环保护。PFC模块的常见故障现象：1、PFC 开关MOSFET Q801和Q808损坏，两者的损坏同时会造成输入FUSE开路，可以使用万用表检测。2、 PFC整流二极管D806和D807损坏，同时会造成开关MOSFET损坏和FUSE开路，可以使用万用表检测。3、控制IC UC28060损坏，故障现象一般表现为PFC输出电压不正常，无驱动输出。4、外围线路故障，故障表现为上电保护或者不断重启动。上述3和4的检修，需要使用示波器。首先，检查UC28060的VCC脚电压，需要满足上电电压大于12.5V，持续电压大于10.5V。同时监测驱动GDA或GDB。如果无输出，则IC坏。如有输出但不能持续，则保护线路故障或者IC外围线路故障。 3. 24电源模块介绍24电源模块控制IC采用富士公司的FA5571。单端反激拓扑，准谐振工作模式，轻负载工作于BURST模式。IC提供过压，过负载，变压器初级绕组短路，开环等保护。PFC模块的常见故障现象：1、开关MOSFET（Q805）损坏，同时伴随AC输入FUSE开路，可以使用万用表测试MOSFET的方法辨别。2、次级整流二极管D841损坏。故障现象：无24V，控制ICFA5571有输出，但不断重启。3、控制IC无输出。故障现象：PFC电压正确，但FA5571驱动输出第5脚无开关动作。4、控制IC有输出但不能持续，IC进入不断重启动或进入锁死状态。上述故障4和5，同样按照用示波器检测FA5571的供电脚6脚的电压（高于18V启动），同时检测驱动输出5脚来进行辨别。正常情况下供电正常第6脚应该有开关动作。FA5571的保护有过压保护，过负载保护，变压器初级绕组短路保护等。 4. INVERTER开关和电压检测模块介绍此模块将BL-ON信号处理为控制INVERTER IC工作的ENABLE信号，并且加入了PFC输出电压检测线路。此电压检测线路通过检测24V电源变压器次级绕组的反向电压来模拟PFC输出电压。当PFC电压低于320V时关闭INVERTER。目的是消除关电时PANEL的拉幕现象。INVERTER模块介绍：INVERTER控制IC采用MICROSEMI的LX6501。全桥拓扑架构。变压器采用初级串联，次级串联推动的方式。INVERTER常用保护有过压，过流，灯管开路等保护。电路外围增加了arcing保护线路。 LX6501引脚介绍：1、VIN脚，12V供电正常；2、ENABLE大于2V，开启IC。VDD和VCC脚输出5V和4V；3、驱动输出，开始点灯程序（striking)，此时工作在点灯模式；4、通过Isense检测到 电压大于1/2 BRT-A后, Vsense电压小于2V，IC认为点灯完成，转换到正常工作模式；INVERTER常见故障1、全桥开关管Q901和Q902或者Q903和Q904同时损坏，同时造成相对应的驱动电路损坏，还会造成AC输入FUSE开路。2、高压有输出，但屏不亮。测试IC13，14，15，16脚电压。IC的保护都体现在这4个脚。确认处于保护状态后，需要检查屏和保护线路。3、高压有输出，但是时间很短暂，IC未处于保护状态，大致可判断为变压器损坏。4、IC损坏。IC1脚12V正常，ENABLE脚电压正常，IC2脚和28脚电压正常，保护线路被屏蔽，但IC仍无输出。则判断为IC损坏。在第4点中屏蔽保护线路的方法是：将13，14，15短路到地。第一节 MST6M20S先进的帧频转换处理一.描述MST6M20S是高集成的ASIC双重帧频LVDS视频输入，从50Hz到100Hz或者60Hz到120Hz转换。MST6M20S包含双通道LVDS接收器，电影源检测和反演，运动帧速率转换，色彩空间转换和管理,单/双/四通道LVDS信号输出。在MST6M20S中LVDS接收器和传送器支持传播光谱为降低EMI。MST6M20S提供无模糊或抖动的明确和无光环运动图像质量。独特的RGB伽马校正，MST6M20S有能力优化面板为最好的显示质量和色彩饱和度，适合于工作前后ATV或DTV芯片和全高清100/120Hz面板。二.特点输入接口1. 单一/双通道8/10bit LVDS输入2. 每个输入LVDS通道频率达到100MHz3. 一个通道输入支持达到WXGA（1366*768）4. 两个通道输入支持达到全高清（1920*1080）5. 输入模式支持JEIDA/VESA模式6. 图像捕捉窗口定义为DE信号7. 支持灵活的老化模式输出接口1. 单一/双/四链接8/10bit LVDS输出2. 每个输出LVDS通道频率达到90MHz3. 支持两通道LVDS达到WXGA（1366*768）120Hz4. 支持四通道LVDS达到全高清（1920*1080）120Hz5. 支持2/4相位输出6. 支持左右屏幕隔开7. 支持TH/TI格式8. 传播光谱输出频率为EMI抑制视频处理1. MFCPRO（专业的动作帧转换）支持 更宽的搜索范围精制抖动，自由运动视频和电影消除运动模糊改善MPRT先进的光环和消除伪影 输出帧频50/60/100/120等 支持MFCPRO下的全高清分辨率2. 自动2:2/3:2电影模式察觉3. 支持2:2/3:2下拉式反向处理4. 支持1080p 24fps 5：5拉低5. 支持10bit 4：4：4处理6. 亮度，对比度，饱和度调整7. 白平衡调节8. 每比特支持伽马校正和FRC功能为16.7M色彩选择9. 支持插入黑色10.支持OSD区域处理11. 分裂的动作帧转换屏幕演示其他的1. 窃入8位微控制器2. 支持16位DDR2接口3. 支持IIC，SPI，PWM和GPIO4. 支持booting 从内部SRAM，外部EEPROM和SPI flash5. 216引脚LQFP封装三.功能方框图四.电气说明第二节 W25X10A，W25X20A，W25X40A，W25X80A，串行Flasc一. 描述W25X10A（1M位），W25X20A（2M位），W25X140A（4M位）和W25X80A（8M位）串行Flash存储器提供一个有限的空间系统，引脚和电源存储解决方案。该25X系列提供了远远超出普通串行闪存的灵活性和性能。他们是理想的代码下载的应用，以及存储语音，文本和数据。 该设备提供工作在单一2.7V到3.6V电源电压下，电流损耗为5mA在开机状态，关闭状态为1uA。所有设备支持节省空间封装。W25X10A/20A/40A/80A阵列由每个256字节的512/1024/2048/4096可编程页构成。一次达到256字节能够被编程使用页编程指令。页面可以被删除的16组 (擦除区域)， 256组（擦除块）或整个芯片（擦除芯片）。W25X10A/20A/40A/80A分别有32/64/128/256可擦除区域和2/4/8/16可擦除块。小的4KB区域允许更大的需求数据和参数存储的灵活性应用。W25X10A/20A/40A/80A支持标准的串行设备接口（SPI）和高性能双工输出SPI使用4个引脚：串行时钟，片选，串行数据I/O和串行数据输出。SPI时钟频率达到100MHz支持允许相当于时钟率200MHz当使用快速读双工输出指令。这些传输率相当于8位和16位的并行闪存。Hold引脚，写保护引脚和可编程写保护， 与顶部或底部阵列控制功能，提供进一步的控制灵活性。除此之外，该设备支持JEDEC标准制造和设备认定。二. 特征1. 串行系列存储器W25X10A：1M位/128K字节（131，072）W25X20A：2M位/256K字节（262，144）W25X40A：4M位/512K字节（524，288）W25X80A：8M位/1M字节（1048，576）每编程页256字节统一4K字节区域/64K字节块2. SPI单端或双工输出时钟，片选，数据I/O，数据输出可选择Hold功能为灵活的SPI3. 数据转换达到200M位/秒时钟工作100MHz快速读双工输出指令自动增加读能力4. 4KB区域灵活的构架区域擦除（4K字节）块擦除（64K字节）页编程达到256字节2ms达到100，000擦除/写周期保留20年5. 低功耗，宽温度范围单2.7V到3.6V电压开机电流5mA，关闭电流1uA（典型值）-40到+85工作范围6. 软硬件写保护 部分或所有写保护 /WP引脚使能或禁用保护 顶部或底部阵列保护三. 引脚描述引脚号引脚名I/O功能1/CSI片选输入2DOO数据输出3/WPI写保护输入4GND接地5DIOI/O数据输入/输出6CLKI串行时钟输入7/HOLDIHold输入8VCC电源电压1. /CS片选SPI 片选引脚使能和禁用设备工作。当/CS高时，该设备没有选择并且数据输出引脚在高阻状态。当没有选择时, 该设备功耗处在待机水平，除非内部擦除，可编程或状态寄存器周期在进行中。当/CS拉低，该设备被选择，功耗将增加到激活水平，并且指令被写入和数据从设备中读出。当上电之后，/CS必须从高到低转换在新指令被接收之前。/CS输入必须跟踪VCC电源水平在升高时。如果需要上拉电阻在/CS上可用于完成此。2. DO串行数据输出SPI串行数据输出引脚（DO）提供了数据和状态以串联方式从设备读取。数据移出在串行时钟（CLK）输入引脚下降沿。 3. /WP写保护写保护（/WP）引脚常常阻止状态寄存器被写入。结合状态寄存器块保护位（BP2，BP1和BP0）和状态寄存器保护位（SRP）部分或整个存储阵列被硬件保护。/WP引脚为低电平。4. /HOLD/HOLD引脚允许设备暂停当被主动选择时。当/HOLD拉低，/CS低电平时，DO引脚在高阻状态并且DIO和CLK引脚的信号被忽略。当/HOLD拉高，该设备操作能够恢复。/HOLD功能是有用的当多种设备分享同样的SPI信号。5. CLK串行时钟SPI串行时钟输入（CLK）引脚提供定时对串行输入和输出操作。6. DIO串行数据输入和输出SPI串行数据输入和输出（DIO）引脚提供指令方式，地址和数据一系列的写入设备。数据锁存在串行时钟输入引脚的上升沿。DIO引脚也使用作为一种输出当快速读双工输出指令被执行。第三节 H5PS51-62B 512Mb DDR2 SDRAM存储器一.特征1. VDD，VDDQ=1.8V+/-0.1V2. 所有输入和输出符合SSTL_18接口3. 整个差分输入（CK，/CK）操作4. 双工数据率接口5. 源同步数据交易相一致的双向数据选通(DQS, /DQS)6. 差分数据选通(DQS, /DQS)7. 数据输出在DQS，/DQS边沿，当读时（DQ边沿）8. 数据输入在DQS中心，当写时（DQ中心）10. DM掩码写入数据，在上升和下降沿的数据选通时11. 所有的地址和控制输入除了数据，数据选通和在时钟的上升沿锁存数据掩盖12. 支持可编程CAS延迟3，4，5和613. 支持可编程添加剂延迟0，1，2，3，4和514. 可编程的突发长度4/8 蚕食顺序与交错模式15. 内部四行操作单一RAS脉冲16. 支持自动刷新17. 支持tRAS锁存18. 8K刷新周期/64ms19. JEDEC标准84ball FBGA（*16）：8mm*13mm20. 充分的强度驱动选择控制通过EMRS21. 死区终端支持22. 支持部分阵列自刷新23. 工作温度： -40 到 85二.引脚描述引脚号类型描述Ck,/CK输入时钟：CK和/CK差分时钟输入。所有地址和控制输入信号被采样当CK正极边沿和/CK负极边沿交叉。输出（读）数据参考CK和/CK交叉。CKE输入时钟使能： CKE高激活，和CKE低时内部时钟信号，和设备输入缓冲器和输出驱动器无效。CKE低提供预充电电源关闭和自刷新操作（所有行空闲），或主动掉电（在任何行的列激活）。CKE是同步掉电进入和退出，和自刷新进入。 CKE是异步刷新退出。在VREF之后，已成为稳定的电源打开和初始化序列，它必须保持CKE接收器的正常运作。对于正常的自我刷新进入和退出，VREF必须保持这种输入。 CKE必须维持高通量读和写访问。输入缓冲区，不包括CK，/CK和CKE被禁用在掉电期间。输入缓冲区，不包括CKE被禁用在自刷新期间。/CS输入片选：所有命令被掩码，当/CS高时，/CS提供外部行选与多行系统。 /CS被考虑为命令代码的一部分。ODT输入死区终端控制：ODT（注册高电平）使死区终端电阻内部的DDR2 SDRAM。对于x16配置的ODT应用到每个DQ，UDQS/UDQS.LDQS /LDQS,UDM和LDM信号。该ODT引脚将被忽略如果扩展模式寄存器（EMRS（1）被编程禁用的ODT时。/RAS,/CAS/WE输入命令输入：/RAS，/CAS，/WE（除/CS以外）定义命令进入。DM(LDM,UDM)输入输入数据掩码：DM是一种写数据输入掩码信号。输入数据被掩码，当DM被高级同步采样，在写访问期间输入数据。 DM被采样在DQS的两端，虽然DM引脚仅仅为输入，DM载入DQ和DQS相匹配的载荷。BA0-BA1输入行地址输入：BA0-BA1决定哪一行被激活，读，写或预充电命令被采用。行地址也决定是否模式寄存器或外部模式寄存器被访问在MRS或EMRS周期期间。A0-A12输入行地址输入：激活命令提供行地址和对于读/写命令的自动预充电位选择一个位置从各自的存储阵列中出来。A10被采样在预充电命令期间，决定是否预充电应用在一行（A10低）或所有行（A10高）。如果仅仅一行被预充电，此行被选择通过BA0-BA1。地址输入也提供操作码在模式寄存器设置命令期间。DQ 输入/输出数据输入/输出：双向数据总线。UDQS,/UDQSLDQS,/LDQS输入/输出数据选通：输出读数据，输入写数据。边沿读数据，中心写数据。为*16，LDQS相当于数据DQ0-DQ7；UDQS相当于数据DQ8-DQ15。数据选通DQS，LDQS和UDQS可用于单端模式或可选择互补信号DQS，LDQS和UDQS配对，提供差分配对信号传输到系统中在读取和写操作期间。EMRS（1）控制位使能或禁用所有的互补数据选通信号。差分DQS信号参考以下A10=0 的EMRS（1）的任何一个。*16 LDQS/LDQS和UDQS/UDQS单端DQS信号参考以下A10=1的EMRS（1）的任何一个。 *16 LDQS和UDQSNC无连接VDDQ电压DQ电压：1.8V+/-0.1VVSSQ电压DQ接地VDDL电压DLL电压：1.8V+/-0.1VVSSDL电压DLL接地VDD电压电压：1.8V+/-0.1VVSS电压接地VREF电压参考电压为输入SSTL接口第四节 H5TQ1G83BFR 1Gb DDR3 SDRAM一.描述H5TQ1G43BFR-xxC，H5TQ1G83BFR-xxC和H5tQ1G63BFR-xxC是1，073，741，824位CMOS双数据率III（DDR3）同步DRAM，非常适合的主要存储器应用要求大内存密度和高带宽。 Hynix 1Gb DDR3 SDRAMs支持所有的同步操作，参考时钟的上升沿和下降沿。当所有的地址和控制输入被锁存在CK的上升沿时(CK下降沿)，数据选通信号和写数据掩码输入被采样在上升沿和下降沿时。数据路径内部流水线和8位预取，以达到非常高的带宽。二.特点1. VDD=VDDQ=1.5V+/-0.075V2. 整个差分时钟输入（CK，/CK）操作3. 差分数据选通（DQS，/DQS）4. 对芯片的DLL联盟DQ, DQS and DQS转型为CK转型5. DM掩码写入数据，在上升沿和下降沿的数据选通时6. 在时钟上升沿时，所有地址和控制输入锁存除了数据，数据选通和数据掩码7. 支持可编程CAS延迟6，7，8，9，108. 支持可编程添加剂延迟0，CL-1和CL-29. 可编程CAS写延迟（CWL）= 5，6，710. 可编程的突发长度4/8 蚕食顺序与交错模式11. 在飞行中BL切换13. 平均刷新周期（Tcaseof 095 ）-7.8us当085-3.9us当859514. 支持刷新15. JEDES标准78ball FBGA（*4/*8），96ball FBGA（*16）16. 通过EMRS选择驱动强度17. 支持动态死区终端18. 支持同步RESET引脚19. 支持TDQS（终端数据选通）（仅仅*8）20. 支持写水平化21. 8位预取三.引脚描述引脚号类型功能CK，/CK输入时钟：CK和/CK是差分时钟输入。所有地址和控制输入信号被采样当CK正边沿和/CK负边沿交叉时。CKE，（CKE0），（CKE1）输入时钟使能：CKE高激活，和CKE低时内部时钟信号，和设备输入缓冲器和输出驱动器无效。CKE低提供预充电电源关闭和自刷新操作（所有行空闲），或主动掉电（在任何行的列激活）。CKE是异步自刷新退出。在VREF和VREFDQ之后，已成为稳定的电源打开和初始化序列，它必须保持期间的所有运作（包括自刷新）。CKE必须维持高通量读和写访问。输入缓冲区，不包括CK，/CK，ODT和CKE被禁用在掉电期间。输入缓冲区，不包括CKE被禁用在自刷新期间。/CS，（/CS0），（/CS1），（/CS2），（/CS3）输入片选：所有命令被掩盖当/CS是高阻。/CS提供外部行选与多行系统。/CS被考虑为命令代码的一部分。ODT，（ODT0），（ODT1）输入死区终端：ODT（注册高电平），使能终端电阻内部到DDR3 SDRAM。当使能时，ODT仅仅应用到每个DQ，DQS，/DQS和DM/ TDQS，NU/ TDQS（当TDQS使能通过模式寄存器A11 = 1在 MR1）为x4/x8信号配置。对于x16配置，应用的ODT应用到每个DQ，DQSU，/DQSU，DQSL，/DQSL和DML信号。该ODT引脚将被忽略，如果MR1编程禁用ODT。/RAS，/CAS，/WE输入输入命令：/RAS，/CAS，/WE（除了/CS）定义命令被进入。DM，（DMU），（DML）输入输入数据掩码：DM是一种写数据输入掩码信号。输入数据被屏蔽当DM被高级同步采样，在写访问期间输入数据。 DM被采样在DQS边沿。对于x8设备，DM功能或TDQS/TDQS使能通过模式寄存器A11设置在MR1上。BA0-BA2输入行地址输入：BA0-BA1决定哪一行被激活，读，写或预充电命令被采用。行地址也决定是否模式寄存器或外部模式寄存器被访问在MRS周期期间。A0-A15输入地址输入：激活命令提供行地址和对于读/写命令的列地址选择一个位置从各自的存储阵列中出来。（A10/AP和A12/BC有额外的功能，见下文）。地址输入还提供操作码在模式寄存器设置命令期间。A10/AP输入自动预充电：A10被采样在读/写命令期间决定是否自动预充电应进行的访问银行后读/写操作。（高：自动预充电，低：没有自动预充电）。A10是采样在一个预充电命令，以确定是否预充电适用于一个银行（第A10低）或所有银行（第A10高）。如果只一家银行要预充电，银行选择通过银行地址。A12/BC输入突发Chop：A12/BC被采样在读取和写入命令期间以确定是否突发Chop（飞行状态）将被执行。（高，没有突发Chop；低：突发Chop）。/RESET输入低激活异步复位：复位被激活当/RESET低时，及/RESET高电平时不复位。/RESET必须是高电平在正常运作期间。/RESET是CMOS轨到轨信号的直流高电平和低80和20%VDD，i.e1.20V直流高电平和低直流0.30V。DQ输入/输出数据输入/输出：双向数据总线。DQU，DQL，DQS，/DQS，DQSU，/DQSUDQSL，/DQSL输入/输出数据选通e：输出读数据，输入写数据。边沿读数据，中心写数据。数据选通 DQS，DQSL和DQSU与差分信号/DQS，/DQSL和/DQSU相配对，分别提供差分配对信号到系统在读和写之间。DDR3 SDRAM仅仅支持差分数据选通，不支持单端。TDQS，/TDQS输出终端数据选通：TDQS，/TDQS仅仅应用在*8DRAM。当使能经过寄存器模式A11=1在MR1，DRAM将使能同样的终端阻值功能在TDQS，/TDQS应用到DQS，/DQS。当没有经过寄存器模式A11=0在MR1，DM/TDQS将提供数据掩码功能和/TDQS没有使用。*4/*16DRAM禁止，TDQS功能经由模式寄存器A11=0在MR1时。NC无连接NF无功能VDDQ电源DQ电压：1.5V+/-0.075VVSSQ电源DQ接地VDD电源电压：1.5V+/-0.075VVSS电源接地VREFDQ电源参考DQ电压VREFCA电源参考CA电压ZQ电源参考引脚ZQ校准四.方框图第五节 K9F10GB Flash 存储器一.描述128M*8bit，K9F 1G08U0B是1G-bit NAND Flash 存储器有32M备用位。它的NAND cell提供成本效率方案为固态应用市场。一个编程操作被执行在典型的200us（2K+64）字节的页面和擦除操作被执行在典型的1.5ms（128K+4 K）的字节块。每字节25ns周期在数据寄存器读出数据。I/O引脚充当地址和数据输入/输出端口而且命令输入。芯片上的写入控制器自动化所有程序和擦除功能，包括脉冲重复，在需要时内部核查和页边空白数据。即使是写密集型系统可以利用K9F1G08U0B的100K的扩展的可靠性优势编程/擦除周期通过提供ECC的实时映射出算法（纠错码）。该K9F1G08U0B是最佳解决方案为非易失性存储应用，如固态存储和其他需要非易失性的便携式应用。二.特点1. 电压：3.3V设备（K9F1G08U0B）：2.70V3.60V2. 构架 存储器单元阵列：（128M+4M）*8位 数据寄存器：（2K+64）*8位3. 自动编程和擦除 页编程：（2K+64）字节 区域擦除：（128K+4K）字节4. 页读取操作 页大小：（2K+64）字节 随机读取：25us（最大值） 串行存取：25ns（最小值）5. 快速写周期时间 页编程：200us（Typ.） 区域擦除：1.5ms（Typ.）6. 命令/地址/数据多元I/O端口7. 硬件数据保护 可编程/擦除锁存在功率转换期间8. 可靠的CMOS浮动门技术 忍耐力：100K可编程/擦除周期（1位/512字节ECC） 数据保留：10年9. 命令驱动操作10. 智能复制返回内部1bit/528byte EDC11. 独一无二的ID版权保护12. 封装K9F 1G08U0B-PCB0/PIB0：无铅封装48引脚TSOP I （12*20/0.5mm pitch）三.引脚描述引脚名描述I/O0I/O7数据输入/输出I/O引脚被用作输入命令，地址和数据，输出数据在读操作期间。该I / O引脚脚浮到高阻当芯片被取消选择时或输出被中止时。CLE命令锁存使能CLE的输入控制激活命令路径发送到命令寄存器。当高电平，命令被锁存到命令寄存器通过I/O 端口在WE信号的上升沿时。ALE地址锁存使能ALE输入控制地址激活通道给内部地址寄存器。地址被锁存在/WE上升沿，ALE高电平。/CE片选使能：/CE输入设备选择控制。当设备在忙状态时，/CE高被忽略，设备不返回待机模式，进行编程或擦除操作。/RE读使能：/RE输入串行数据输出控制，当激活驱动数据在I / O总线上。数据是有效的tREA，RE下降沿递增,内部的列地址计数器加1。/WE写使能：/WE输入控制写到I/O端口。命令，地址和数据被锁存在/WE脉冲的上升沿。/WP写保护：/WP引脚提供非故意的编程/擦除保护中在功率过渡期间。内部高压发生器复位当WP引脚为低电平有效时。R/B准备/忙输出：R/B输出显示设备的运行状态。当低电平时，则表明一个编程，擦除或随机读操作在处理中并且完成后返回到高状态。这是一个开漏输出，不能够浮动到高阻状态，芯片的选择被取消或当输出被中止时。VCC电压：VCC是该设备电压.VSS接地N.C无连接。四.功能方框图第六节 RC4558，RM4558双通用运算放大器一描述RC4558和RM4558设备是双通用目的运算放大器具有一半电类似uA741除了抵消能力没有提供。高普通模式输入电压范围和缺乏闭锁使这些放大器成为电压跟随应用的理想选择。 此设备是短路保护和内部频率补偿来确保稳定，没有外部元件。RC4558的特点是从0到70工作，RM4558的特点超过整个温度范围从-55到125工作。二.特点1.连续的短路保护2. 宽普通模式和不同的电压范围3. 无频率补偿需求4. 低功率损耗5. 无闭锁6. 单位增益带宽3MHz典型值7. 低噪音8nVhz Typ 当1KHz时8. 设计为与paytheon RC4558和RM4558设备互换第七节 TPS54332 BUCK转换器一. 描述TPS54332是28V，3.5A不同步Buck转换器，集成低Rds高侧MOSFET管。在轻负载下增加效率， 一个脉冲跳跃生态模式的特点是自动激活。此外，1A的关机电流使该器件成为电池供电应用中使用。电流模式控制内部斜坡补偿简化外部补偿估算和降低元件单元当允许使用陶瓷输出电容器。电阻可编程滞后输入欠压锁存。过压瞬态保护电路限制了电压过冲在启动和瞬态条件期间。按循环周期电流限制的计划，频率折返和热关断保护设备和过载情况时的负载。TSP54332可用在8脚SOIC功率PADTM封装。二. 特点1. 3.5V到28V输入电压范围2. 可调节输出电压降到0.8V3. 支持集成80毫欧高侧MOSFET管达到3.5A连续输出电流4. 高效轻负载脉冲跳跃生态模式TM5. 固定1MHz转换频率6. 典型的1uA关闭静止电流7. 可调节慢启动限制瞬间起峰电流8. 可编程UVLO门槛9. 过压短时保护10. 周期电流限制，频率折返和热关闭保护11. 可用热增强8脚SOIC powerPADTM封装12. 支持SwitcherPro软件工具13. SWIFT程序说明书三. 应用1. 顾客应用像机顶盒，CPE设备，LCD显示器，外围设备和电池充电器2. 提供工业和汽车自动电源3. 5V，12V和24V分部电源系统四. 引脚图五. 引脚描述终端描述引脚名引脚号BOOT10.1F自举电容在BOOT和PH值之间需求。如果此脚电容器的电压低于最低要求，高侧MOSFET开关被迫关闭，直到电容重新刷新。VIN2输入电压：3.5V到28VEN3使能引脚：拉低到1.25V之下禁用。浮动使能。可编程输入欠压锁存两个电阻器被推荐。SS4慢启动引脚：外部电容器连接到此脚设置输出上升时间。VSENSE5gm误差放大器转换节点。COMP6误差放大器输出，输入到PWM比较器。连接频率补偿元件到此脚。GND7接地。PH8内部高侧功率MOSFET管源极。PowerPAD9GND引脚必须连接到外露焊盘为正确的操作。六. 功能方框图第八节 USB2514 USB 2.0高速4端口集线器控制器一. 描述SMSC的4端口集线器是低功耗，可配置的OEM，采用MTT（多执行翻译）集线器控制器IC 具有4下行端口的嵌入式USB解决方案。 4端口集线器完全符合USB 2.0规格，并附加到上游端口作为一个全速集线器或作为全/高速集线器。 4端口集线器支持低速，全速和高速（如果工作作为高速集线器）下游设备在所有和使能下游端口。二. 一般特征1. 集线器控制IC具有4个下游端口2. 高性能多执行翻译， MultiTRAK技术提供每端口一个执行翻译。3. 增强选择可用的OEM构造通过一个单一的串行I2C EEPROM 或SMBus Slave 端口4. 36引脚（6*6mm）和48引脚（7*7mm）的QFN无铅，符合RoHS标准包装。5. 足迹遵从USB2513和USB2512（36引脚QFN），提供灵活性设计有关的USB扩展端口数量使用没有重新设计。三. 硬件特征1. 低功率操作2. 用个人或合伙电源控制每个下行端口处理全部电源管理。3. 芯片上电复位（POR）4. 内部1.8V电压调节器5. 全集成USB终端和拉高/拉低电阻器6. 线路板上24MHz晶体驱动器或外部24/48MHz时钟输入7. USB主机/设备速度指示器。每个端口3种颜色的LED驱动器指示USB主机的设备连接速度。高速度（480Mbps），全速度（12Mbps），低速度（1.5Mbps）（48引脚QFN）。8. 加强EMI rejection 和ESD保护性能四. OEM可选特性1. 自定义厂商ID，产品ID和设备ID2. 选择是否集线器是复合设备的一部分（当任何下游端口永久硬到一个USB外围设备，该集线器是复合设备的一部分）3. 灵活的端口映射和禁用序列。端口可以禁用/重新排列任何命令，以支持多种产品SKU。集线器将自动重新排列，其余端口匹配的主机控制器编号方案。4. 可编程USB 差分对引脚位置5. 易于PCB布局通过联合USB信号线直接到连接器6. 可编程USB信号驱动能力。恢复USB信号完整性由于受损系统环境使用4级的驱动强度决议7. 选择一个永久存在的硬连线的USB外围设备端口通过端口依据8. 为过滤过流感应输入构置延迟时间。9. 配置下游端口电源控制信号的极性10. 从USB上游端口显示的最大电流4端口集线器消耗11. 集线器控制器需要显示的最大电流12. 支持自定义字符串描述达到31个字符的长度为：产品字符串制造商字符串序列号字符串13. 引脚可选的默认配置选项选择下行端口作为不可移动端口选择下行端口作为禁用端口选择下游端口电源控制和过流检测成组或独立依据选择下游端口电源控制极性选择USB信号驱动能力选择USB差分对引脚位置选择片内或片外的电压调节器模式五. 应用1. LCD监视器和TV2. 多功能USB外围设备3. PC母板4. 机顶盒，DVD播放器，DVR/PVR5. 打印机和扫描仪6. PC媒体驱动器7. 便携式集线器盒8. 移动PC对接9. 嵌入系统六. 引脚描述名称36 QFN48 QFN缓冲器描述上游USB接口USBUP_DPUSBUP_DM31304342IO-UUSB总线数据这些引脚连接到上游USB总线数据信号（主机或上游集线器）VBUS_DET2735I/O 12检测上游 VBUS 功率检测上游 VBUS 功率状态。SMSC集线器显示器VBUS_DET确定何时断言内部D+上拉电阻（信号连接事件）。当设计可拆卸的集线器，该引脚必须连接到USB端口的VBUS电源引脚，它是上游的集线器。自供电应用有一个永久的主机连接，该引脚必须连接到3.3V（通常VDD33）。下游 4 端口USB2.0接口USBDN_DP4:1/PRT_DIS_P4:1&USBDN_DM4:1/PRT_DIS_M4:197429742IO-U高速USB数据 & 端口禁用带选项这些引脚连接到下游USB外围设备连接到集线器的端口。86318631下游端口禁用带选项：如果此带使能通过包装和构造设置，此引脚将被采样RESET_N负极，以确定该端口被禁用。USB数据引脚对应端口必须绑在VDDA33禁用相关下游端口。PRTPW4:12018161227211915O 12USB电源启用实现USB电源外围设备的下游。该PRTPWR 4:1引脚主动信号确定电源极性打包功能在PRTPWR_POL引脚。七.方框图第九节 74LVC2G66 低功率CMOS一. 描述74LVC2G66高性能，低功率，低电压，硅极CMOS设备。74LVC2G66提供两个模拟开关。每个开关有个输入和输出（Y和Z引脚）并且高激活使能输入（E引脚），当E引脚为低电平时，模拟开关则关闭。二. 特征1. 宽电压范围1.65V到5.5V2. 非常低的开-阻抗VCC=2.7V为7.5欧姆（典型值）VCC=3.3V为6.5欧姆（典型值）VCC=5V为6欧姆（典型值）3. 高滤除噪音4. 遵从JEDEC标准JESD8-7（1.65V到1.95V）JESD8-5（2.3V到2.7V）JESD8-B/JESD36（2.7V到3.6V）5. ESD保护HBM EIA/JESD22-A114-B超过2000VMM EIA/ JESD22-A115-A超过200V6. CMOS低功耗7. 锁存性能满足类型一JESD78的