数字逻辑题库.doc

数字逻辑 试题库题型说明各章内容符号名称分数答题说明章号内容章号内容章号内容A填空题2请将其中一个正确选项写在答题卡相应位置上01基础0713B选择题2请将其中一个正确答案写在答题卡相应位置上02逻辑代数0814C化简题10请将程序代码写在答题卡相应位置上03逻辑电路0915D分析题704时序电路1016E设计题1005其它11170612180001 01A1十进制数(12.5)D转化为二进制数是_，对应的十六进制数是 _。000111001 C.10002 01A1十进制数(23.75)D转化为二进制数是_，对应的十六进制数是 _。000210111.11 17.C0003 01A1 （39）10=( )2 ;（87）10=( )8421BCD0003100111 100001110004 01A1十进制数35转换成二进制数是_；十六进制数是_。0004100011 230005 01A1用8421码表示的十进制数65，可以写成_。0005011001010006 01A1十进制数(33)D转化为二进制数是_，对应的十六进制数是 _。0006100001 210007 01A1（66）10=( )2 ;（68）10=( )8421BCD00071000010 011010000008 02A1逻辑代数中最基本的三种逻辑运算是_、_和_。0008 与、或、非0009 04A1含用触发器的数字电路属于 （组合逻辑电路、时序逻辑电路）。0009 时序逻辑电路0010 02A1AB +A 在四变量卡诺图中有个小格是“1”。0010 80011 03A1七段码显示器有共阴极和共阳极两种接法，若a-g各段输入0010010时，显示2的字形，则其采用共_极接法。0011阳0012 03A1一个16选1数据选择器，应具有_ 个选择输入端（地址输入端）_ 个数据输入端。00124 160013 04A1JK触发器的特性方程是_。0013J-Qn+-KQn0014 02A1当变量ABC分别为100时，AB+BC=_。001400015 02A1当ij时，同一逻辑函数的两个最小项ij_。001500016 04A1一个触发器有_个稳定状态，可以表示_位二进制信息。00162 1 0017 04A1JK触发器J与K相接作为一个输入时相当于_触发器。0017T0018 04A1常用的触发方式，一般有电平触发和边沿触发。其中， 触发可以有效地避免空翻现象。0018边沿0019 03A1下图所示电路输出F为_。0019A-B+-AB0020 05A1A/D转换是指 。0020模拟数字转换0021 04A1基本RS触发器的“0”和“1”态是以 （输入，输出）端的状态定义的，其逻辑函数为 。0021输出0022 04A1一个触发器可以表示_位二进制信息。002210023 02A1AB+BC 在四变量卡诺图中有个小格是“1”。002370024 02A1当变量ABC分别为101时，ABC+A=_。002410025 02A1当ij时，同一逻辑函数的两个最大项Mi+Mj_。002510026 02A1逻辑函数Z的对偶式为_反函数=_。0026(A + B + C)(A + B + C)(A + B + C) (A + B + C)(A + B + C)(A + B + C)0027 02A1ABC +AD 在四变量卡诺图中有个小格是“1”。002750028 04A1下图所示触发器的特征方程为_。0028AQn0029 04A1组成一个模为10的计数器，至少需要_个触发器。002940030 02A1当变量ABC分别为101时， =_。003010031 02A1逻辑变量的异或表达式为：。00310032 02A1 A0= 。0032A0033 04A1同步RS触发器的特性方程为：Qn+1=_。00330034 02A1N个逻辑变量构成某个逻辑函数，则其完整的真值表应有 种不同的组合。00340035 02A1AB+BC 在四变量卡诺图中有个小格是“1”。003570036 02A1当ij时，同一逻辑函数的两个最大项Mi+Mj_。003610037 03A1下图所示电路输出F为_。003700038 02A1ABC +AD 在四变量卡诺图中有个小格是“1”。003850039 04A1组成一个模为7的计数器，至少需要_个触发器。003930040 02A1当变量ABC分别为101时，+C =_。004010041 02A1逻辑变量的同或表达式为：AB=_。00410042 02A1N个逻辑变量构成某个逻辑函数，则其完整的真值表应有 种不同的组合。00420043 05A1D/A转换是指 。0043数字模拟转换0044 02A1F（A,B,C）=A在三变量卡诺图中有个小格是“1”。004480045 02A1 。00450046 02A1当变量ABC分别为100时，=_。00461 0047 02A1逻辑函数F（A，B，C）的两个最小项_。004700048 02A1逻辑函数Z的对偶式为_反函数=_。0048 0049 04A1触发器的“0”和“1”态是以 （输入，输出）端的状态定义的，若T触发器的输入端T=1，则输出次态Qn+1= 。0049输出 0050 03A18-3线优先编码器74LS148的输入输出均为低电平有效，I0优先权最低，I7优先权最高，现输入为10010010（I7为高位），则输出A2A1A0=_。0050 0010051 04A1触发器的触发方式有电平触发和边沿触发两种，维持阻塞D触发器触发方式为 触发。0051边沿0052 02A1AB+BC 在3变量卡诺图中有个小格是“1”。005230053 03A1 下图所示电路输出F为_。00530054 03A1一个4选1数据选择器，应具有_ 个选择输入端（地址输入端）。当数据输入端输入数据D3D2D1D0=1110时，选择输入端为时_数据选择器输出为0。0054 2 000055 02A1当变量ABC分别为101时，ABC+=_。005510056 02A1逻辑函数Z的对偶式为_反函数=_。0056(A + B + C)(A + B + C) (A + B + C)(A + B + C)0057 03A28-3线优先编码器74LS148的输入输出均为低电平有效，I0优先权最低，I7优先权最高，现输入为11010010（I7为高位），则输出A2A1A0=_。00570100058 01B1 以下四种形式中可能为8421BCD码的是_。A1001 B.1101 C.100 D.1010100058A0059 01B1已知A的ASCII码为(65)D，若将其最高位设为奇校验位，则其对应的二进制码为_。A.01000001 B. 11000001 C.11001001 D. 010010010059B0060 02B1一个逻辑电路有两个输入X、Y和一个输出F，只有当X=1、Y=0时，F=1，则F=_。A. X B. Y C.X + D. +Y0060 A0061 03B1 在何种输入情况下，“与非”运算的结果是逻辑0_。 A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 0061D0062 04B1 时序逻辑电路的一般结构由组合电路与（）组成。A全加器B存储电路C译码器 D选择器0062B0063 04B1 已知电路如图所示，设触发器初态为0，则Q端输出波形为图中的（ ）0063C0064 05B1 输入至少()位数字量的D/A转换器分辨率可达千分之一。A. 9B. 10C. 11D. 120064B0065 05B1 ROM在运行时具有：（ ）A、只有读功能 B、只有写功能C、既有读功能，又有写功能 D、没有读、写功能0065A0066 04B1 组合逻辑电路的特点是（ ）A含有记忆元件B、输出、输入间有反馈通路C、电路输出与以前状态无关D、全部由门电路构成0066 C0067 01B1 以下代码中为无权码的为 （ ）。A. 8421BCD 码 B. 2421BCD 码 C. 余三码 D. 格雷码0067D0068 01B1 用8421码表示的十进制数45，可以写成_A45 B. 101101BCD C. 01000101BCD D. 10110120068C0069 02B1 在下列三个逻辑函数表达式中，_是最小项表达式。A B. C. D. 0069A0070 01B1 用代码01001001表示十进制数16，则它是（）A.8421BCD码B.2421BCD码C.余3码D.格雷码0070C0071 02B1 N个变量的逻辑函数应该有最小项_A.2n个 B.n2个 C.2n个 D. (2n-1)个0071C0072 04B1 要实现,JK触发器的J、K取值应为_。A J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=10072D0073 03B1 属于组合逻辑电路的是_。A 触发器 B. 全加器 C. 移位寄存器 D. 计数器0073B0074 02B1 逻辑函数F=和G=满足关系( )A. F=B.F=C.F=G0D.F=10074A0075 04B1 JK触发器在同步工作时，若现态Qn=0，要求到达次态Qn1=1,则应使JK=_。A 00 B 01 C 1X D X10075D0076 04B1 四个触发器组成的环行计数器最多有_个有效状态。A.4 B. 6 C. 8 D. 160076D0077 04B1 同步时序电路与异步时序电路的区别在于异步时序电路（ ）A没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关0077B0078 04B1 在下列电路中（ ）不是时序电路A.计数器B. 触发器C.寄存器D.编码器0078D0079 03B1设某函数的表达式F=A+B，若用4选1多路选择器（数据选择器）来设计，则数据端D3 D2 D1D0的状态是（ ）。（设A为权值高位）A.0001 B.1110 C.0101 D.10100079B0080 04B1 ()触发器可以用来构成移位寄存器。 A. 基本R-SB. 同步R-SC. 同步DD. 同步JK0080C0081 03B1 设两个四位二进制数A3A2A1A0和B3B2B1B0，问图示电路完成的功能是（ ）A.两个四位二制数相加 B.两个四位二制数相减 C.两个四位二制数大小比较 D.两个四位二制数相同比较0081D0082 01B1 已知C的ASCII码为(67)D，若将其最高位设为奇校验位，则其对应的二进制码为_。01000011 B. 11000011 C.11000001 D. 010000010082A0083 04B1 使用同步预置的模10集成计数器74LS192实现模6加法计数，预置值应设为（ ）A、6 B、5C、4 D、30083C0084 01B1 以下代码中为有权码的为 （ ）。A. 余3码 B. CRC码 C. 奇偶较验码 D. 格雷码0084A0085 02B1 在何种输入情况下，“或非”运算的结果不是逻辑0_。 A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是10085D0086 02B1 逻辑函数F(A,B,C)=AB+BC+AC的最小项标准式为（ ）F(A,B,C)=m(0,2,4)B. F(A,B,C)=m(0,2,3,4) C.F(A,B,C)=m(3,5,6,7) D.F(A,B,C)=m(2,4,6,7)0086C0087 02B1逻辑函数F=AB+CD的真值表中，F=1的个数有（ ）个A2B.4C.16D.70087 D0088 02B1已知逻辑函数，下列情况中，肯定使F=0的是（ ）AA=0 BC=1B.B=1 C=1C.C=1 D=0D.BC=1 D=10088 D0089 02C11、用公式法化简 Y=ABC+D Y=ABC+B+AB2、用卡诺图化简F=m (2,3,6,7,8,10,12,14)0089Y=BC+A+B+C+D=A+B+C+C+D=1 Y=AB(C+C)+AB=B(A+A)=BF=AC+AD0090 02C1 1、用公式法化简 2、用卡诺图化简F(A,B,C,D)=m（0，2，4, 5，8，12）0090Y=A(1+)=A Y=C+A+AB=C+A+B Y=C D+A B D+A B C0091 02C11、用公式法化简 2、用卡诺图化简Y(A,B,C,D)= 0091Y=A+B+D(AC+1)+BC=A+B+C+D Y=A(B+C)+C(A+D)=A+AB+CD=A+CDY=AB+BC+AC 或 AB+AC+BC0092 02C11、用公式法化简 F=(A+B)C+AC+AB+ABC+BC 2、用卡诺图化简 F(A,B,C,D)= m（0，1，2，3，4，5，8，10，11，12）0092F= AC+BC+AB Y=A(B+C)+C(A+D)=A+AB+CD=A+CD F=B C+A C+C D0093 02C11、用公式法化简 F=(A+B)C+AC+AB+ABC+BC 2、用卡诺图化简 F(A,B,C,D)=m(0,1,5,7,8,9,11,14)0093F= AC+BC+AB Y=A(B+C)+C(A+D)=A+AB+CD=A+CDF=B C+ABD+ABD+ABCD0094 02C1 1、用公式法化简 Y=(A+B)(A) Y=ABC+AC+A+CD2、用卡诺图化简 F=m (0,1,2,5,8,9,10)0094Y=AB Y=A(B+C)+C(A+D)=A+AB+CD=A+CD F=ACD+BCD+ABC0095 02C1 1、用公式法化简 2、用卡诺图化简 F(A,B,C,D)=m（0，2，4, 5，8，12，13）0095Y=A Y=A(B+C)+C(A+D)=A+AB+CD=A+CD F=C D+BC+A B D0096 03D1写出图示电路的最简与或表达式，列出真值表，并分析电路的逻辑功能。0096F=AB+A B ABF001010100111同或逻辑0097 04D1时序电路分析：要求：1、该电路是同步时序电路还是异步时序电路？写出驱动方程。写出状态方程。（1）（2） D0= D1=（3） 0097异步时序电路（1） （2） cp1=0098 03D1写出图示电路的逻辑表达式，列出真值表，并分析电路的逻辑功能。0098 ABCF00000011010101101001101011001111奇数个1时输出为1，否则为0。0099 04D1试写出图示电路的激励方程，状态表。（设Q3Q2Q1=000）激励方程 D1= D2= D3=状态表 Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+10 0 00099D1=Q3n D2=Q1n D3=Q2n(Q3n+Q1n) Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+10 0 0 0 0 10 0 1 0 1 10 1 0 0 0 10 1 1 1 1 11 0 0 0 0 01 0 1 0 1 01 1 0 1 0 01 1 1 1 1 00100 03D1写出图示电路的最简与或表达式，列出真值表。0100ABCF000100100100011110001010110011110101 03D1写出图示电路的最简与或表达式，列出真值表，并分析电路的逻辑功能。0101 ABF001010100111同或逻辑0102 04D1时序电路分析：要求：1、该电路是同步时序电路还是异步时序电路？ 2、写出驱动方程。3、写出状态方程。4、列出状态转换表，分析电路功能。（1）（2） J1= K1= J2= K2= cp2=（3） 0102异步时序电路J1=1 K1=1 J2=Q1n K2=1 CP2= Q1n Q1n Q2n cp1 Q1n+1 Q2n+1 cp2O 0 1-0 1 0 0-11 0 1-0 0 1 1-00 1 1-0 1 1 0-11 1 1-0 0 0 1-04进制计数器0103 04D1试写出图示电路的激励方程，状态表。（设Q3Q2Q1=000）激励方程 D1= D2= D3=状态表 Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+10 0 00103 Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+10 0 0 1 0 10 0 1 0 0 1 0 1 0 1 1 1 0 1 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 0 1 1 0 0 1 0 1 1 1 0 1 0 0104 04D1试写出图示电路的激励方程，状态转换表。（设Q3Q2Q1=000）激励方程 J1= J2 = J3=K1= K2= K3= 状态转换表 Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+10 0 00104 0105 03E1用4输入与非门和138译码器实现下表所示的逻辑函数。列出逻辑函数表达式，画逻辑电路图。(7分)。A B CF0 0 00 0 0 0 1 0 0 1 1 1 0 01 0 11 1 01 1 1000011110105F=m4+m5+m6+m7A0=C A1=B A2=A 138译码器最高4个输出端分别接4输入与非门的输入端，F为输出端0106 03E1选择适当逻辑器件，设计3人表决判决电路，判决规则为少数服从多数，既2人以上同意才为同意 。要求：列真值表，写出逻辑表达式，画逻辑电路图。(8分)0106 ABCF00000010010001111000101111011111F=m3+m5+m6+m70107 03E1用与非门设计三变量的多数表决电路。当输入变量A、B、C有2个或2个以上为1时输出F为1，否则输出为0。(7分)。0107ABCF000000100100011110001011110111110108 03E1 分别用3-8译码器74LS138和数据选择器74LS151实现 (8分)0108 0109 03E1试用138译码器实现一位全加器。被加数为Ai，加数为Bi，低位来的进位为Ci-1，和数为Si，本位对高位的进位为Ci。 求（1）列出真值表 （2）写出Si、Ci的表达式 （3）正确画出逻辑图 (7分)。0109 AiBiCi-1SiCi0000000110010100110110010101011100111111Si=m1+m2+m4+m7Ci=m3+m5+m6+m70110 03E1选择适当逻辑器件，设计一个检测电路，当输入的8421BCD码（B3B2B1B0）数值为2，3，6时，输出为1，否则输出为0，输入只有原变量，（要有设计和化简过程，画出逻辑图）。 (8分)0110 B3B2B1B0D00000000100010100111010000101001101011101000010010F=m2+m3+m6+d10+d11+d12+d13+d14+d15=0111 03E1 用与非门设计一个组合电路，用来检测并行输入的四位二进制数B4B3B2B1当其值大于或等于5时，输出F=1，反之F=0。输入端只有原变量可用。画出逻辑图。(7分)。0111 B3B2B1B0D00000000100010000110010000101101101011111000110011F=m5+m6+m7+m8+m9+d10+d11+d12+d13+d14+d15=A+BD+BC0112 03E1 分别用3-8译码器74LS138和数据选择器74LS151实现逻辑函数表达式F(A,B,C)=AB+BC+AC (8分)0112F=ABC+ABC+ABC+ABC=m7+m6+m3+m5利用138译码器实现时 A0=C A1=B A2=A Y7,Y6,Y5,Y3接四输入与非门输入端利用151实现 A0=C A1=B A2=A D0,D1,D2,D4接0，其余接1，Y作为输出端。0113 03E1 选择适当逻辑器件，实现函数F（A,B,C）=m(0,1,4,7) (8分)0113利用151实现 A0=C A1=B A2=A D0,D1,D4,D7接1，其余接0，Y作为输出端。或利用138译码器实现。0114 03E1 选择适当逻辑器件，设计3人表决判决电路，判决规则为少数服从多数，既2人以上同意才为同意 。要求：列真值表，写出逻辑表达式，画逻辑电路图。(8分)0114ABCF00000010010001111000101111011111F=m3+m5+m6+m7利用151实现 A0=C A1=B A2=A D0,D1,D2,D4接0，其余接1，Y作为输出端。0115 03E1 用与非门设计三变量的多数表决电路。当输入变量A、B、C有2个或2个以上为1时输出F为1，否则输出为0。(7分)。0115 ABCF00000010010001111000101111011111F=m3+m5+m6+m7=AB+BC+AC利用三个二输入与非门，一个三输入与非门实现0116 03E1 分别用3-8译码器74LS138和数据选择器74LS151实现 (8分)0116利用138译码器实现时 A0=C A1=B A2=A Y4,Y6,Y5,Y3，Y2接五输入与非门输入端利用151实现 A0=C A1=B A2=A D2,D3,D4,D5，D6接1，其余接0，Y作为输出端。0117 03E1试用3/8译码器和尽可能少的门电路实现一位全加器。被加数为Ai，加数为Bi，低位来的进位为Ci-1，和数为Si，本位对高位的进位为Ci。 求（1）列出真值表 （2）写出Si、Ci的表达式 （3）正确画出逻辑图 (7分)。0117AiBiCi-1SiCi0000000110010100110110010101011100111111Si=m1+m2+m4+m7Ci=m3+m5+m6+m70118 03E1 选择适当逻辑器件，设计一个检测电路，当输入的8421BCD码（B3B2B1B0）数值为2，3，6时，输出为1，否则输出为0，输入只有原变量，（要有设计和化简过程，画出逻辑图）。 (8分)0118 B3B2B1B0D00000000100010100111010000101001101011101000010010F=m2+m3+m6+d10+d11+d12+d13+d14+d15=0119 03E1用与非门设计一个组合电路，用来检测并行输入的四位二进制数B4B3B2B1当其值大于或等于5时，输出F=1，反之F=0。输入端只有原变量可用。画出逻辑图。(7分)。0119B3B2B1B0D00000000100010000110010000101101101011111000110011F=m5+m6+m7+m8+m9+d10+d11+d12+d13+d14+d15=A+BD+BC0120 03E1分别用3-8译码器74LS138和数据选择器74LS151实现逻辑函数表达式F(A,B,C)=AB+BC (8分)0120利用138译码器实现时 A0=C A1=B A2=A Y7,Y6, Y3接三输入与非门输入端利用151实现 A0=C A1=B A2=A D3,D6，D7接1，其余接0，Y作为输出端。0121 03E1试用集成译码器设计一个逻辑判断电路，其输入变量为A、B、C，输出为Y。若A、B、C相等时Y=1，否则为0(7分)。0121利用138译码器实现时 A0=C A1=B A2=A Y7，Y0接2输入与非门输入端0122 03E1用3-8译码器74LS138实现 (8分)0122利用138译码器实现时 A0=C A1=B A2=A Y7，Y6，Y5,Y4,Y3接5输入与非门输入端0123 03E1用与非门和138译码器实现下表所示的逻辑函数F（A,B,C）。列出逻辑函数表达式，画逻辑电路图。(7分)。ABCFABCF000010010010101001011101011011100123F=m2+m4+m6 利用138译码器实现时 A0=C A1=B A2=A Y6,Y4,Y2接三输入与非门输入端0124 03E1试用138译码器设计一个组合电路，判断一个3位二进制数是否有奇数个1 。要求：列