第九讲-显示译码器及译码器的应用

第九讲第九讲 显示译码器及译码器的应用显示译码器及译码器的应用 在数字系统中处理的是二进制信号 而人们习惯使用十进制的数字或运算结果 因此在数字系统中处理的是二进制信号 而人们习惯使用十进制的数字或运算结果 因此 需要用数字显示电路 即数码显示译码器 需要用数字显示电路 即数码显示译码器 将数字系统的处理结果用十进制数字显示出来 将数字系统的处理结果用十进制数字显示出来 供人们观测 查看 供人们观测 查看 显示译码器主要由译码器和驱动器两部分组成 通常将这两部分集成在一块芯片中 显示译码器主要由译码器和驱动器两部分组成 通常将这两部分集成在一块芯片中 计算机输出的是计算机输出的是 BCD 码 要想在数码管上显示十进制数 就必须先把码 要想在数码管上显示十进制数 就必须先把 BCD 码转换成码转换成 7 段字型数码管所要求的代码 我们把能够将计算机输出的段字型数码管所要求的代码 我们把能够将计算机输出的 BCD 码换成码换成 7 段字型代码 段字型代码 并使数码管显示出十进制数的电路称为并使数码管显示出十进制数的电路称为 七段字型译码器七段字型译码器 1 LED7 段数字显示器段数字显示器 共阳极接法 当某段外接低电平时 该段被点亮 共阳极接法 当某段外接低电平时 该段被点亮 共阴极接法 当某段外接高电平时 该段被点亮 共阴极接法 当某段外接高电平时 该段被点亮 R 为限流电阻 为限流电阻 VD为工作电压 为工作电压 2V IF为工作电流为工作电流 10mA LED 器件的优缺点 器件的优缺点 优点 工作电压较低 体积小 寿命长 工作可靠性高 响应速度快 亮度高 优点 工作电压较低 体积小 寿命长 工作可靠性高 响应速度快 亮度高 缺点 工作电流大 每个字段工作电流约缺点 工作电流大 每个字段工作电流约 10mA 左右 左右 2 液晶显示器 液晶显示器 LCD 1 液晶是液态晶体的简称 它是既具有液体的流动性 又具有某些光学特性的有机化合物 液晶是液态晶体的简称 它是既具有液体的流动性 又具有某些光学特性的有机化合物 2 其透明度和颜色受外加电场的控制 其透明度和颜色受外加电场的控制 3 控制显示原理 控制显示原理 没有外加电场时 液晶分子排列整齐 入射的光线绝大部分被反射回来 液晶呈现透明没有外加电场时 液晶分子排列整齐 入射的光线绝大部分被反射回来 液晶呈现透明 状态 不显示数字 状态 不显示数字 当在相应字段的电极加上电压时 液晶中的导电正离子作定向运动 在运动过程中不断当在相应字段的电极加上电压时 液晶中的导电正离子作定向运动 在运动过程中不断 撞击液晶分子 从而破坏了液晶分子的整齐排列 使入射光产生了散射而变得混浊 使原撞击液晶分子 从而破坏了液晶分子的整齐排列 使入射光产生了散射而变得混浊 使原 来透明的液晶变成了暗灰色 从而显示出相应的数字 来透明的液晶变成了暗灰色 从而显示出相应的数字 当外加电压断开时 液晶分子又恢复到整齐排列的状态 显示的数字也随之消失 当外加电压断开时 液晶分子又恢复到整齐排列的状态 显示的数字也随之消失 4 液晶显示器的优缺点 液晶显示器的优缺点 优点 功耗极小 工作电压低 优点 功耗极小 工作电压低 缺点 显示不够清晰 响应速度慢 缺点 显示不够清晰 响应速度慢 七段显示译码器相当于一个代码转换电路 四位输入七段显示译码器相当于一个代码转换电路 四位输入 BCD 码码 七段代码 七段代码 a b c d e f g h a b c d a f b e f g h g e c d a 外形图 b 共阴极 c 共阳极 VCC a b c d e f g h F DCC I VV R 常用的常用的 4 线线 7 段译码器段译码器 驱动器是驱动器是 CC14547 CC14547 具有较大的输出电流驱动能力 具有较大的输出电流驱动能力 可直接驱动可直接驱动 LED 或其它显示器 或其它显示器 输入 输入 4 位 位 8421BCD 码码 D C B A 原码 原码 输出 输出 7 段 段 Ya Yg 高电平有效 输出 高电平有效 输出 1 时该段点亮 时该段点亮 消隐控制端 消隐控制端 低电平有效 低电平有效 当当 0 时 输出时 输出 Ya Yg 都为低电平 各字段都熄灭 不显示数字 都为低电平 各字段都熄灭 不显示数字 当当 1 时 译码器工作 时 译码器工作 显示译码器分类 显示译码器分类 输出低电平有效 配共阳极显示器 输出低电平有效 配共阳极显示器 输出高电平有效 配共阴极显示器 输出高电平有效 配共阴极显示器 下列真值表仅适用于共阴极下列真值表仅适用于共阴极 LED 同理可得其它各段的函数式为 同理可得其它各段的函数式为 逻辑图如下 逻辑图如下 BI BI BI a 段卡诺图 段卡诺图 1212013 0212013 0102 012120102 012 01012 0201023 AAAAAAAg AAAAAAAf AAAAe AAAAAAAAAd AAAc AAAAAb AAAAAAAa a b c d e f g A3 A2 A1 A0 1 1 1 1 集成显示译码器集成显示译码器 74LS48 功能表 功能表 辅助端功能 辅助端功能 由真值表可以看出 为了增强器件的功能 在由真值表可以看出 为了增强器件的功能 在 74LS48 中还设置了一些辅助端 这些中还设置了一些辅助端 这些 辅助端的功能如下 辅助端的功能如下 1 试灯输入端 试灯输入端 LT 低电平有效 当 低电平有效 当 LT 0 时 数码管的七段应全亮 与输入的译码信时 数码管的七段应全亮 与输入的译码信 号无关 本输入端用于测试数码管的好坏 号无关 本输入端用于测试数码管的好坏 2 动态灭零输入端 动态灭零输入端 RBI 低电平有效 当 低电平有效 当 LT 1 RBI 0 且译码输入全为 且译码输入全为 0 时 该位时 该位 输出不显示 即输出不显示 即 0 字被熄灭 当译码输入不全为字被熄灭 当译码输入不全为 0 时 该位正常显示 本输入端用于消隐时 该位正常显示 本输入端用于消隐 无效的无效的 0 如数据 如数据 0034 50 可显示为可显示为 34 5 3 灭灯输入 灭灯输入 动态灭零输出端动态灭零输出端 BI RBO 这是一个特殊的端钮 有时用作输入 有时用作 这是一个特殊的端钮 有时用作输入 有时用作 输出 当输出 当 BI RBO 作为输入使用 且作为输入使用 且 BI RBO 0 时 数码管七段全灭 与译码输入无关 时 数码管七段全灭 与译码输入无关 当当 BI RBO 作为输出使用时 受控于作为输出使用时 受控于 LT 和和 RBI 当 当 LT 1 且且 RBI 0 时 时 BI RBO 0 其 其 它情况下它情况下 BI RBO 1 本端钮主要用于显示多位数字时 多个译码器之间的连接 本端钮主要用于显示多位数字时 多个译码器之间的连接 16 15 14 13 12 11 10 9 74LS48 1 2 3 4 5 6 7 8 VCC f g a b c d e A1 A2 LT BI RBO RBI A3 A0 GND 译码器的应用译码器的应用 1 用译码器实现组合逻辑函数用译码器实现组合逻辑函数 原理 变量译码器输出能产生输入变量的所有最小项 原理 变量译码器输出能产生输入变量的所有最小项 高电平输出时 高电平输出时 低电平输出时 低电平输出时 而任何一个组合逻辑函数都可以变换为最小项之和的标准形式 而任何一个组合逻辑函数都可以变换为最小项之和的标准形式 因此 用译码器和门电路可实现任何单输出或多输出的组合逻辑函数 因此 用译码器和门电路可实现任何单输出或多输出的组合逻辑函数 当译码器输出低电平有效时 一般选用与非门 当译码器输出低电平有效时 一般选用与非门 当译码器输出高电平有效时 一般选用或门 当译码器输出高电平有效时 一般选用或门 例例 1 用译码器实现三个输入变量函数用译码器实现三个输入变量函数 解 译码器没有特指的情况下 指的都是变量译码器 低电平输出有效的译码器能产生输解 译码器没有特指的情况下 指的都是变量译码器 低电平输出有效的译码器能产生输 入变量的所有最小项的非 由于任何逻辑函数都可以按照最小项之和表示成标准积之和的入变量的所有最小项的非 由于任何逻辑函数都可以按照最小项之和表示成标准积之和的 形式 再二次求反 变成与非形式 再二次求反 变成与非 与非式 与非式 因此可以想象 利用译码器得到最因此可以想象 利用译码器得到最 小项之非 而由外部的与非门来形成与小项之非 而由外部的与非门来形成与 非 即可实现逻辑函数 非 即可实现逻辑函数 由于本题有三个输入变量 共八个由于本题有三个输入变量 共八个 最小项 可以采用最小项 可以采用 3 线线 8 线译码器 如线译码器 如 74LS138 得到逻辑电路图如右图 得到逻辑电路图如右图 例例 2 用译码器和门电路实现逻辑函数 用译码器和门电路实现逻辑函数 解 解 1 选择译码器 选择译码器 由于由于 Y 中有中有 3 个变量个变量 A B C 故应选 故应选 3 8 译码器 如译码器 如 74LS138 因 因 74LS138 输出为低电平有效 故选用与非门 输出为低电平有效 故选用与非门 2 将 将 Y 变换为标准与或表达式 变换为标准与或表达式 3 令 令 A2 A A1 B A0 C 可画出逻辑电路图 可画出逻辑电路图 例例 3 用译码器设计一个一位全加器 它能将两个二进制数及来自低位的进位进行相加 并用译码器设计一个一位全加器 它能将两个二进制数及来自低位的进位进行相加 并 产生和数与进位数 产生和数与进位数 解 解 1 分析设计要求 列出真值表 分析设计要求 列出真值表 设被加数为设被加数为 Ai 加数为 加数为 Bi 来自低位的进位为 来自低位的进位为 Ci 1 本位和为 本位和为 Si 向高位的进位为 向高位的进位为 Ci 输入输入输出输出 Ai Bi Ci 1Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 0 ii mY ii mY 7 4 2 1 mF CCABCBAY 1 0 1 1 1 0 1 1 1 0 1 0 1 1 1 2 写出逻辑函数表达式 写出逻辑函数表达式 3 选择译码器 选择译码器 全加器有全加器有 3 个输入信号 有两个输出信号 因此可选个输入信号 有两个输出信号 因此可选 74LS138 和两个与非门来实现 和两个与非门来实现 4 将 将 Ai 连连 A2 Bi 连连 A1 Ci 1 连连 A0 则 则 Si Ci 式变为 式变为 5 有此可画出所设计的全加器电路图 有此可画出所设计的全加器电路图 用二进制译码器实现码制变换 用二进制译码器实现码制变换 数码显示电路的动态灭零 数码显示电路的动态灭零 2 计算机端口地址译码计算机端口地址译码 1 地址译码电路的作用 地址译码电路的作用 地址地址 控制信号控制信号 接口芯片的选择信号接口芯片的选择信号 1 0 0 0 0 0 0 0 0 1 0 0 小 数 点 0 0 1 1 0 1 1 1 0 0 0 0 LT RBI RBO A3A2A1A LT RBI RBO A3A2A1A LT RBO RBI A3A2A1A LT RBO RBI A3A2A1A LT RBO RBI A3A2A1A LT RBI RBO A3A2A1A 逻辑组合逻辑组合 2 地址译码电路的输出信号 低电平有效 地址译码电路的输出信号 低电平有效 3 I O 地址译码方法 高位地址 低位地址的划分 地址译码方法 高位地址 低位地址的划分 片间选择 高位地址片间选择 高位地址 控制信号控制信号 片选信号片选信号 片内端口选择 低地址直接与接口芯片地址线连接片内端口选择 低地址直接与接口芯片地址线连接 4 地址范围 地址范围 n 根地址线未参与译码 译出地址含根地址线未参与译码 译出地址含 2n个个 例 例 PC 机系统板上的端口地址译码电路 为每个接口芯片分