《数字电子技术》试卷.doc

中国地质大学（北京）继续教育学院 2014年05课程考试数字电子技术试卷（补）考点： 学号： 姓名： 专业层次: 试卷说明：1. 本次考试为闭卷考试。本试卷共计3页，6大部分，请勿漏答；附答题卷3页，请核查；2. 考试时间为120分钟，请掌握好答题时间；3. 答题之前，请将试卷和答题纸上的考点、学号、姓名和专业层次填写清楚；4. 本试卷所有试题答案写在答题卷上；5. 答题完毕，请将试卷和答题卷展开、正面向上交回，不得带出考场；6. 考试中心提示：请遵守考场纪律，参与公平竞争！一.填空题（本大题共5小题，每空2分，共20分）1.在决定一个事件结果的所有条件中，只有当全部条件同时满足时这个结果才会发生，这种因果关系就称为逻辑“ ”。2有A、B、C三个输入信号，如果这三个输入信号中出现奇数个1时，输出信号F=1，其余情况下，输出F= 0，则输出逻辑表达式F= 。3. 二进制编码器与译码器不同之处在于：编码器是将 转换为 ，而译码器则是将 转换为 。4一般来说，时序电路中所需的触发器数目n与电路状态数M应满足关系式 。若某时序电路设计中经状态化简后，电路的状态数M=7，则实现该电路至少需要用 个触发器。5要将模拟信号转变为数字信号，应使用 转换器，要将数字信号转变为模拟信号，应使用 转换器。二.选择题（本大题共7小题，每空2分，共20分）1. 逻辑与非门的输入/输出逻辑关系为（ ）；A. 有0出0，全1出1 B. 有0出1，全1出0C. 相同出0，不同出1 D. 有1出0，全0出12. 两输入逻辑异或门的输入/输出逻辑关系为（ ）； A. 有1出0，全0出1 B. 有0出1，全1出0C. 相同出0，不同出1 D. 相同出1，不同出03. 当与门输入信号A、B的输入顺序为（ ）变化时，将可能出现竞争冒险；A. 00011110 B. 00011011 C. 00101101 D. 111000014用或非门构成的基本RS触发器的所谓“状态不定”是指在RS两端同时加信号（ ）；A. R=0，S=0 B. R=0，S=1 C. R=1，S=0 D. R=1，S=15. 组合逻辑电路任何时刻的输出信号与该时刻的输入信号（ ），与信号作用前电路原来所处的状态（ ）；时序逻辑电路任何时刻的输出信号与该时刻的输入信号（ ），与信号作用前电路原来所处的状态（ ）。 A. 有关 B. 无关6. 将边沿变化缓慢的信号变成边沿陡峭的脉冲，可使用（ ）。A. 多谐振荡器 B. 施密特触发器 C. 单稳态触发器 D. 积分电路7. 欲使边沿JK触发器构成T触发器，则只要使（ ）。A. JK=01 B. JK=11 C. JK=10 D. JK=00三. 用公式法将下列逻辑函数化简为最简“与或”表达式：（本大题共2小题，每小题5分，共10分）1. +B)+B(B+C+D)2. 四. 用卡诺图法将下列逻辑函数化简为最简“与或”表达式：（本大题共2小题，每小题5分，共10分）1. )C 2. ，给定约束条件为： 五. 组合逻辑电路如下图所示，试写出其输出逻辑函数Y和Z的表达式，列出真值表并说明其实现的逻辑功能。（本大题共1小题，共10分）六.计算分析题（本大题共2小题，每小题15分，共30分）1.试用一个3线-8线译码器74LS138和一个与非门设计一个组合逻辑电路，其逻辑功能为：当输入的一个三位二进制数（ABC）能同时被2和3整除时输出Y=1，否则输出Y=0。 (74LS138的逻辑符号如下图所示，要求写出设计过程，画出电路连线图) 。 2.由边沿D触发器组成的时序电路及CP波形如下图所示，设各触发器的初始状