数字3章--逻辑门电路

第3章逻辑门电路 3 1二极管的开关特性及二极管门电路3 2三极管的开关特性及三极管门电路3 3TTL逻辑门电路3 4MOS逻辑门电路3 5集成门电路的应用 2 加反向电压VR时 受外加电压控制的开关 1 二极管的开关作用 静态特性 3 1二极管的开关特性及二极管门电路 一 二极管的开关特性 1 加正向电压VF时 2 二极管开关的动态特性 给二极管电路加入一个脉冲信号 电流的波形怎样呢 ts为存储时间 tt称为渡越时间 tre ts十tt称为反向恢复时间 反向恢复时间 tre ts tt 反向恢复时间tre就是存储电荷消散所需要的时间 ns级 同理 二极管从截止转为正向导通也需要时间 这段时间称为开通时间 开通时间比反向恢复时间要小得多 一般可以忽略不计 二 二极管门电路 VA VB VL 1 与门电路 2 或门电路 3 2三极管的开关特性及三极管门电路 一 三极管的三种工作状态及开关作用 当VI很小 使VBE小于三极管发射结死区电压 且集电结反偏 时 IB 0 IC 0 VCE VCC 三极管工作在截止状态的条件为 发射结电压VBE小于死区电压 集电结反偏 1 截止状态 IC IBVCE VCC ICRC 2 放大状态 三极管工作在放大状态的条件为 发射结正偏且VBE大于死区电压 集电结反偏 此时 若使VI 则IB IC VCE VCE VBE 当VI增大且使VBE大于死区电压时 三极管导通 若继续增加VI IB会继续增加 VCE VBE 0 7V 集电结正偏 三极管进入饱和状态 3 饱和状态 饱和状态的电流条件为 IB IBS IC ICS基本不变 VCE VCES 0 3V 饱和状态的电压条件为 发射结正偏且VBE大于死区电压 集电结正偏 继续增加VI 当VCE VBE 0 7V时 集电结变为零偏 称为临界饱和状态 此时的集电极电流为ICS 基极电流为IBS NPN型硅管三种工作状态比较 发射结电压 0 5V集电结反偏 很大相当开关断开 可变 很小相当开关闭合 发射结电压 0 5V集电结反偏 发射结电压 0 5V集电结正偏 2 三极管的动态特性 1 延迟时间td 从vi正跳变的瞬间开始 到iC上升到0 1ICS所需的时间 2 上升时间tr iC从0 1ICS上升到0 9ICS所需的时间 3 存储时间ts 从vi下跳变的瞬间开始 到iC下降到0 9ICS所需的时间 4 下降时间tf iC从0 9ICS下降到0 1ICS所需的时间 开通时间ton td tr 关断时间toff ts tf 二 三极管非门电路 二极管与门和或门电路的缺点 1 在多个门串接使用时 会出现逻辑电平偏离标准数值的情况 2 带负载能力差 负载 解决办法 将二极管与门 或门 电路和三极管非门电路组合起来 组成复合门电路 三 DTL与非门电路 1 当A B C全接为高电平5V时 二极管D1 D3都截止 而D4 D5和T导通 且T为饱和导通 VL 0 3V 即输出低电平 工作原理 2 A B C中只要有一个为低电平0 3V时 则VP 1V 从而使D4 D5和T都截止 VL VCC 5V 即输出高电平 所以该电路满足与非逻辑关系 即 性能改善 电平无偏移D4D5保证三极管可靠截止 3 3TTL逻辑门电路 一 TTL与非门的基本结构及工作原理1 TTL与非门的基本结构 三输入与非逻辑真值表 2 TTL与非门的逻辑关系 1 输入全为高电平3 6V时 T2 T3饱和导通 实现了与非门的逻辑功能之一 输入全为高电平时 输出为低电平 由于T2饱和导通 VC2 1V T4和二极管D都截止 由于T3饱和导通 输出电压为 VO VCES3 0 3V 该发射结导通 VB1 1V T2 T3都截止 2 输入有低电平0 3V时 实现了与非门的逻辑功能的另一方面 输入有低电平时 输出为高电平 忽略流过RC2的电流 VB4 VCC 5V 由于T4和D导通 所以 VO VCC VBE4 VD 5 0 7 0 7 3 6 V 综合上述两种情况 该电路满足与非的逻辑功能 即 0 4V 深饱和 2 1V 1 4V 当输出由低0 3V电平到高电平3 6V转换时 二 TTL与非门的开关速度 1 TTL与非门提高工作速度的原理 1 采用多发射极三极管加快了存储电荷的消散过程 T1处于放大状态 T1管的集电极电流帮助T2管的基极多余电荷很快消散 从而使T2很快从饱和转化为截止 在T2管变为截止的过程中 T4和二极管D变为导通 这时 T3管还未截止 T3 T4管的同时导通 形成很大的驱动电流 使T3管很快截止 1V 1 4V 2 采用了推拉式输出级 导通输出阻抗比较小 可迅速给负载电容充放电 2 TTL与非门传输延迟时间tpd 导通延迟时间tPHL 从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间 一般TTL与非门传输延迟时间tpd的值为几纳秒 十几个纳秒 截止延迟时间tPLH 从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间 与非门的传输延迟时间tpd 三 TTL与非门的电压传输特性及抗干扰能力 1 电压传输特性曲线 Vo f Vi 1 AB段 截止区 B Vi 0 6v 2 BC段 线性区 C Vi 1 3vVO 2 48v VB2 Vi VCES1 3 CD段 过渡区 D Vi 1 4vVO 0 3v 4 DE段 饱和区 1 输出高电平电压VOH 在正逻辑体制中代表逻辑 1 的输出电压 VOH的理论值为3 6V 产品规定输出高电压的最小值VOH min 2 4V 2 几个重要参数 2 输出低电平电压VOL 在正逻辑体制中代表逻辑 0 的输出电压 VOL的理论值为0 3V 产品规定输出低电压的最大值VOL max 0 4V 3 关门电平电压VOFF 是指输出电压下降到VOH min 时对应的输入电压 即输入低电压的最大值 在产品手册中常称为输入低电平电压 用VIL max 表示 产品规定VIL max 0 8V 4 开门电平电压VON 是指输出电压上升到VOL max 时对应的输入电压 即输入高电压的最小值 在产品手册中常称为输入高电平电压 用VIH min 表示 产品规定VIH min 2V 5 阈值电压Vth 电压传输特性的过渡区所对应的输入电压 即决定电路截止和导通的分界线 也是决定输出高 低电压的分界线 近似地 Vth VOFF VON 1 V 低电平噪声容限VNL VOFF VOL max 0 8V 0 4V 0 4V高电平噪声容限VNH VOH min VON 2 4V 2 0V 0 4V TTL门电路的输出高低电平不是一个值 而是一个范围 3 抗干扰能力 同样 它的输入高低电平也有一个范围 即它的输入信号允许一定的容差 称为噪声容限 四 TTL与非门的带负载能力 1 输入低电平电流IIL与输入高电平电流IIH 1 输入低电平电流IIL 是指当门电路的输入端接低电平时 从门电路输入端流出的电流 IIL较大 mA级 5V 驱动门 负载门 以带同类门的个数衡量负载能力 产品规定IIL 1 6mA 2 输入高电平电流IIH 是指当门电路的输入端接高电平时 流入输入端的电流 IIH的数值比较小 uA级 产品规定 IIH 40uA 1 灌电流负载 当驱动门输出低电平时 电流从负载门灌入驱动门 2 带负载能力 当负载门的个数增加 灌电流增大 输出低电平升高 NOL称为输出低电平时的扇出系数 带同类门的个数 当达到VOL max 0 4V时 允许灌入输出端的电流定义为输出低电平电流IOL 由此可得出允许带同类门的个数 2 拉电流负载 当驱动门输出高电平时 电流从驱动门拉出 流至负载门的输入端 NOH称为输出高电平时的扇出系数 当负载门的个数增加 拉电流增大时 RC2上的压降增大 会使输出高电平降低 当降到VOH min 2 4V时 允许拉出输出端的电流定义为输出高电平电流IOH 由此可得出允许带同类门的个数 一般NOL NOH 常取两者中的较小值作为门电路的扇出系数 用NO表示 5V 五 TTL门电路的其他类型 1 非门 2 或非门 3 与或非门 在工程实践中 有时需要将几个门的输出端并联使用 以实现与逻辑 称为线与 4 集电极开路门 OC门 OpenCollector 解决途径 集电极开路门 低阻通路 大电流 0 1 普通的TTL门电路不能进行线与 实现线与 逻辑关系为 当EN 1时 D1截止 对应发射结不通 相当于一个正常的二输入端与非门 称为正常工作状态 当EN 0时 D1导通 对应发射结导通 T4D T3都截止 这时从输出端L看进去 呈现高阻 称为高阻态 或禁止态 5 三态门 TSL门 Tristatelogic 高电平有效 1 三态输出门的结构及工作原理 控制端 当EN 0时 D1截止 对应的发射结不通 相当于一个正常的二输入端与非门 称为正常工作状态 当EN 1时 D1导通 对应的发射结导通 T4D T3都截止 这时从输出端L看进去 呈现高阻 称为高阻态 或禁止态 5 三态门 TSL门 低电平有效 1 三态输出门的结构及工作原理 三态门在计算机总线结构中有着广泛的应用 a 组成单向总线 实现信号的分时单向传送 b 组成双向总线 实现信号的分时双向传送 2 三态门的应用 六 TTL与非门举例 7400 7400是一种典型的TTL与非门器件 内部含有4个2输入端与非门 共有14个引脚 引脚排列图如图所示 7402 4个2输入端或非门7404 6个非门7486 4个异或门7410 3个3输入端与非门 七 TTL集成逻辑门电路系列简介 1 74系列 为TTL集成电路的早期产品 属中速TTL器件 2 74L系列 为低功耗TTL系列 3 74F系列 为高速TTL系列 4 74S系列 为肖特基TTL系列 进一步提高了速度 5 74LS系列 为低功耗肖特基系列 6 74AS系列 为先进肖特基系列 7 74ALS系列 为先进低功耗肖特基系列 TTL集成逻辑门的使用要点 1 电源电压用 5V 74系列应满足5V 5 2 输出端的连接 普通TTL门输出端不允许直接并联使用 输出端不允许直接接电源VCC或直接接地 输出电流应小于产品手册上规定的最大值 VOL max 0 4V VOH min 2 4V VIL max 0 8V VIH min 2V 场效应管 BJT是一种电流控制元件 iB iC 工作时 多数载流子和少数载流子都参与运行 所以被称为双极型器件 场效应管 FieldEffectTransistor简称FET 是一种电压控制器件 uGS iD 工作时 只有一种载流子参与导电 因此它是单极型器件 FET因其制造工艺简单 功耗小 温度特性好 输入电阻极高等优点 得到了广泛应用 FET分类 绝缘栅场效应管 结型场效应管 增强型 耗尽型 N沟道 P沟道 N沟道 P沟道 N沟道 P沟道 一 绝缘栅场效应管 简称MOS管 Metal Oxide Semiconductor 1 N沟道增强型绝缘栅型场效应管 1 结构 符号 MOS管 当uGS 0V时 纵向电场吸引P区电子 uGS UT 开启电压 出现导电沟道 开始有iD 2 工作原理 栅源电压uGS的控制作用 uDS不变 当uGS 0V时 漏源之间相当两个一正一反的二极管 在d s之间加上电压也不会形成电流 iD 0 VGG VDD 再增加uGS 纵向电场增强沟道加宽 沟道电阻减小 iD iD uGS体现电压控制作用 漏源电压uDS对漏极电流id的影响 uGS不变 当uGS UT 且固定为某一值时 设UT 2V uGS 4V a uDS 0时 iD 0 b uDS 0时 靠漏极沟道变窄 RDS c 当uDS增加到使uGD UT时 靠漏极沟道消失 称为预夹断 d uDS再增加 夹断区加长 RDS uGD uGS uDS 基本不变 栅源电压uGS和漏源电压uDS共同作用 3 特性曲线 输出特性曲线 iD f uDS uGS const 可变电阻区 击穿区 iD 0 uGS iD变化很小uDS值较小 uGS k RDS 转移特性曲线 iD f uGS uDS const 可根据输出特性曲线作出移特性曲线 例 作uDS 10V的一条转移特性曲线 UT 3 P沟道MOS管 P沟道MOSFET与N沟道MOSFET的电压方向 电流方向相反 其他分析结果一致 各种FET的特性曲线参见表3 1 4 MOS管的主要参数 1 开启电压UT 增强型管 2 夹断电压UP 耗尽型管 3 低频跨导gm gm iD uGS uDS const iD gm uGSgm反映了栅源电压对漏极电流的控制作用 4 直流输入电阻RGS 栅源间的等效电阻 由于MOS管栅源间有sio2绝缘层 输入电阻可达109 1015 3 4MOS逻辑门电路 NMOS门电路 CMOS门电路 一 CMOS非门 complementary CMOS逻辑门电路是由N沟道MOS管和P沟道MOS管互补而成 5V 15V N沟道增强型MOS管 P沟道增强型MOS管 1 逻辑关系 设VDD VTN VTP 且VTN VTP 1 当Vi 0V时 TN截止 TP导通 输出VO VDD 2 当Vi VDD时 TN导通 TP截止 输出VO 0V 工作管 负载管 2 电压传输特性 设 VDD 10V VTN VTP 2V 阈值电压Vth约为VDD 2 二 其他的CMOS门电路 1 CMOS与非门和或非门电路 1 与非门 2 或非门 2 CMOS传输门 工作原理 设两管的开启电压VTN VTP 2V VDD 10V 至少有一管导通 相当于一闭合开关 将输入传到输出 即Vo Vi TN和TP都截止 输出呈高阻状态 相当于开关断开 1 当C接高电平VDD 为低电平0V时 若Vi在0V VDD的范围变化 2 当C接低电平0V 为高电平VDD Vi在0V VDD的范围变化时 以CMOS反相器为例 说明参数特点 1 工作电压 CMOS工作电源电压VDD为3V 18V 2 电压传输特性 转折区变化率很大 VTH 1 2VDD 转折区 具有对称性 VDD1 0 5VDD1 3 输入 输出电压 VOL max 0 05V VOH min VDD 0 05V VIL max 0 3VDD VIH min 0 7VDD CMOS集成电路的性能特点 4 输入噪声容限 高电平噪声容限VNH VNH VOH min VIH min 0 3VDD 低电平噪声容限VNL VNL VIL max VOL max 0 3VDD 可通过提高电源电压来提高抗干扰能力 5 扇出系数 在一定频率范围内 几乎为 6 传输延迟时间tpd 典型值为60nS 电压工作范围大 功耗低 集成度高 抗干扰能力强 扇出系数大 工作频率较低 1 注意不同系列CMOS电路允许的电源电压范围不同 一般多用 5V 电源电压越高 抗干扰能力也越强 CMOS集成逻辑门使用要点 2 闲置输入端的处理 不允许悬空 可与使用输入端并联使用 但这样会增大输入电容 使速度下降 因此工作频率高时不宜这样用 与门和与非门的闲置输入端可接正电源或高