常用逻辑电路

第一节逻辑电路概述 第二节逻辑门电路 本章小结 第五章常用逻辑电路 第四节加法器 第三节触发器 第五节编码器与译码器 第六节计数器 一 逻辑电路的主要电气特性 第一节逻辑电路概述 1 电源特性 1 TTL电路 74LS系列和74F系列 电源电压均为 5V 5 2 CMOS电路 74AS系列和74ALS系列 电源电压均为 5V 10 74HCT系列和74ACT系列 电源电压均为 5V 5 74HC系列和74AC系列 电源电压均为 5V 最小可为 2V 最大可达 6V CMOS4000系列 电源电压标称值为 5 15V 但可以在 3 18V范围内调节 2 逻辑电平 74HC系列 输入端高电平在 3 5V以上 低电平在 1V以下 输出的高电平在 4 4V以上 低电平在 0 1V以下 各种逻辑系列规定了输入端 输出端的低电位和高电位 第一节逻辑电路概述 正逻辑 低电位为逻辑0 高电位为逻辑1 逻辑电平 对应于逻辑0 1的电位值 1 TTL电路 74LS系列的阈值电压约为1 1V 其余的系列阈值电压约为1 4V 2 CMOS电路 阈值电压约为电源电压的一半 74HCT系列和74ACT系列的阈值电压约为1 4V 阈值电压 使电路从一种状态转换到另一种状态的输入电压叫做阈值电压 第一节逻辑电路概述 非门电路阈值电压如图所示 3 阈值电压 4 工作速度 当改变电路输入电平时 相应的输出电平也发生变化 但是时间上有所延迟 图中都以各自摆幅的50 为参考点 tpd越小 门电路的工作速度越高 即门电路的工作频率可以高些 衡量门电路的工作速度用平均传输延迟时间tpd表示 第一节逻辑电路概述 功耗 逻辑电路在特定的频率下运行时所消耗的功率 功耗PC为电源电压与电源电流平均值的乘积 即 CMOS电路的主要优点是静态功耗低 但随着工作频率的提高 功耗随着频率线性上升 74AC T 系列或74HC T 系列CMOS电路在用 5V电源时 若以它们的最高频率工作时 功耗与TTL电路相当 第一节逻辑电路概述 功耗示意图如图所示 5 功耗 二 逻辑电路使用注意事项 1 电源电压要符合所用逻辑电路规定的数值 电源极性不能颠倒 2 电路的输入端电位不能过高或过低 3 多余的输入端不能悬空 要根据电路的逻辑功能或者接地 或者接电源 5 相同系列逻辑电路相互连接时 输出端所接负载不能超过规定的数目 4 除具有特殊输出结构的电路外 不允许把各种逻辑部件的输出端并联 输出端不允许与电源或地短路 第一节逻辑电路概述 7 使用CMOS电路时应注意如下的安全措施 1 CMOS器件应存放在金属包装容器内 2 焊接时 一般烙铁容量不准大于20W 烙铁要有良好的接地线 最好用电烙铁断电后的余热进行快速焊接 禁止在电路通电的情况下焊接 6 调试电路时 应先接通线路板电源 后接通信号源 调试结束时 应先切断信号源 后关断电源 不能在带电的情况下插拔线路板 第一节逻辑电路概述 一 逻辑门电路的种类 第二节逻辑门电路 图示为74HC08的引脚排列图 该集成块有四个与门 每个与门有两个输入端 故把74HC08称为四2输入与门 1 与门 2 或门 图示为四2输入或门74HC32引脚排列图 第二节逻辑门电路 图示为六非门74HC04引脚排列图 3 非门 第二节逻辑门电路 图示为四2输入与非门74HC00引脚排列图 4 与非门 第二节逻辑门电路 图示为四2输入或非门4001引脚排列图 5 或非门 第二节逻辑门电路 6 与或非门 图示为2 2 2 3输入与或非门74HC51引脚排列图 G1的逻辑表达式为 G2的逻辑表达式为 第二节逻辑门电路 7 异或门 1 引脚排列图 图示为四2输入异或门74HC86引脚排列图 2 逻辑表达式 4 逻辑功能 输入变量相同时 输出为0 输入变量相异时 输出为1 3 真值表 第二节逻辑门电路 二 特殊输出结构的门电路 1 三态门 1 使能端高电平有效 第二节逻辑门电路 使能端高电平有效三态门结构示意图如图所示 电路结构 工作原理 EN为1时 开关S闭合 非门正常工作 输出 EN为0时 开关S断开 输出端Y与电路内部断开 非门不能实现其逻辑功能 输出端呈高阻抗 简称高阻 三态门的输出具有高电平 低电平和高阻三种状态 电路符号 EN为0时称为禁止状态 第二节逻辑门电路 2 使能端低电平有效 电路结构 工作原理 为0时 非门正常工作 为1时 非门输出端呈高阻状态 图中小圈 表示该使能端低电平有效 即使能端为低电平时 门电路能正常工作 反之输出端呈高阻 电路符号 第二节逻辑门电路 3 主要应用 当时 G2 G3呈高阻状态 G2 G3与总线隔离 G1将输入信号A1送到总线 只要控制各个门的分时为0 就可以把各个门的输出信号分时送到总线且互不干扰 这种连接方式叫做总线结构 分时传送若干个门的输出信号到公共的传输线上 第二节逻辑门电路 C 1 A端数据DA通过G1送到B端 即 C 0 B端数据DB通过G2引到A端 即 实现数据的双向传输 第二节逻辑门电路 2 OC门 普通门电路 1 电路结构 VT2管是VT1管的集电极负载 当VT1管截止 VT2管导通时 输出高电平 OC门电路 将VT1的集电极负载全部去掉 即集电极开路 OC 对应CMOS管称为OD门 当VT1管导通 VT2管截止时 输出低电平 第二节逻辑门电路 3 使用接法 2 逻辑符号 使用OC门时一定要接上拉电阻和电源 如图所示 第二节逻辑门电路 4 逻辑功能 若某一OC门为低电平时 输出Y为低电平 利用OC门实现线与逻辑 当所有OC门输出均为高电平时 输出Y为高电平 第二节逻辑门电路 第三节触发器 一 基本RS触发器 1 电路组成 2个输入端 2个输出端和Q 1 该电路有两个稳定状态 2 逻辑功能 Q 0 称为触发器的0态 Q 1 称为触发器的1态 当时 触发器有两个稳定状态 电路处于0态 Q 0 则Q 0使G2门输出为1 即 而 电路处于1态 Q 1 则使门G1输出为高电平 即保持Q 1 而Q 1 送到与非门G2的两个输入端 保持 则1态是稳态 第三节触发器 送到与G1非门的两个输入端 保持Q 0 则0态是稳态 当时 则使Q 0 触发器被置为0态 端称为置0端或复位端 当时 则使Q 1 触发器被置为1态 端称为置1端或置位端 2 在输入低电平触发信号的作用下 触发器的状态可以转换 第三节触发器 3 不允许在两个输入端同时加低电平触发信号 Q和同时被迫为1 而当 同时返1时 Q和的状态不能确定 即可能为0态 也可能为1态 4 触发器刚接电源时 触发器的状态是随机的 即可以是0态 也可能是1态 实际应用中 禁止出现端和端同时为0的情况 以免出现逻辑混乱或错误 第三节触发器 3 真值表 第三节触发器 二 同步触发器 1 同步RS触发器 在由G1 G2组成的基本RS触发器的基础上增加G3 G4两个引导控制门 就构成了同步RS触发器 1 电路组成 当CP 0时 G3 G4门被关闭 输入信号R S被封锁 基本RS触发器 触发器状态保持不变 当CP 1时 G3 G4门被打开 输入信号R S经倒相后被引导到基本RS触发器的输入端 可以直接控制基本RS触发器 2 工作原理 第三节触发器 3 真值表 表示CP作用前触发器的初态 表示CP作用后触发器的新状态或次态 CP脉冲从0上跳到1的时刻是初 次态的时间分界 第三节触发器 4 逻辑符号 5 特点 同步RS触发器只在CP 1时工作 CP 0时被锁存 抗干扰能力比基本RS触发器强 同步RS触发器仍然存在RS触发器不能同时为1的禁止状态 第三节触发器 2 同步D触发器 1 电路组成 当CP 1时 G3 G4门打开 Q D 当CP 0时 G3 G4门封锁 触发器状态为CP下降前瞬间存入触发器的数据D 故同步D触发器又称数据锁存器 2 工作原理 第三节触发器 4 逻辑符号 3 真值表 第三节触发器 三 边沿触发器 1 边沿D触发器的逻辑功能 D 信号输入端 Q 两个互补的输出端 异步清0端 不受CP控制 异步置1端 不受CP控制 逻辑符号 第三节触发器 只在CP脉冲的上升沿或下降沿动作的触发器 1 边沿D触发器 CP输入端方框内的三角 该触发器是在CP的上升沿动作 解 根据每一个CP上升沿到来前瞬间D的状态 就可以决定触发器每一个状态 Q和的波形如图所示 第三节触发器 例5 1 如图所示为CMOS边沿D触发器输入CP和D的信号波形 设 Q端的初始状态为0 试画出和Q的波形 2 集成D触发器74HC74 74HC74在一个芯片内集成了两个上升沿触发的边沿D触发器 第三节触发器 1 JK触发器的逻辑功能 2 JK触发器 真值表 逻辑符号 第三节触发器 2 集成JK触发器74HC112 第三节触发器 例5 2 已知74HC112各输入波形如图所示 试画出Q端波形 解 Q端波形如图所示 第三节触发器 四 寄存器 寄存器是用来暂时存放数码的数字逻辑部件 一个触发器可以存储1位二进制代码 用n个触发器组成的寄存器可以存储n位二进制代码 图为用四个边沿D触发器构成的代码寄存器 第三节触发器 74LS374为由D触发器构成3态输出的8位寄存器 74LS373为3态输出8位锁存器 这种寄存器结构简单 D端的抗干扰能力强 可以用来作缓冲寄存器 该图中接收数码时所有各位代码是同时读入和读出的 第三节触发器 第四节加法器 一 全加器 除最低位外 任何相同位相加时 除该位的加数和被加数外 还须考虑来自相邻低位的进位 运算结果除本位的和以外 还要有向相邻高位的进位 这种运算的电路称为全加器 2 逻辑符号 1 引入 3 真值表 第四节加法器 二 加法器 1 组成电路 图示为四位二进制数并行相加的加法器示意图 由4个全加器组成 依次将低位的进位输出端接至高位的进位输入端即可 最低位全加器的进位端应接0 第四节加法器 2 74HC283的引脚排列和逻辑符号 第四节加法器 若要进行两个8位二进制数的加法运算 可用两块74HC2836构成 第四节加法器 一 编码器 第五节编码器与译码器 GS 控制使用标志 在按下S0 S9中任意一个键时就有GS 1 否则GS 0 1 电路组成 1 键控8421BCD编码器 S0 S9 代表十个按键 也作为逻辑变量 A3A2A1A0 代码的输出 2 优先编码器 74HC147是一个优先编码的8421BCD编码器 1 引脚排列和逻辑符号 第五节编码器与译码器 2 功能表 第五节编码器与译码器 二 译码器 二进制译码器是一种能把二进制代码的各种状态译成对应的输出信号的电路 以2位二进制译码器为例 说明二进制译码器的工作特点 1 二进制译码器 2 逻辑表达式 1 电路组成 第五节编码器与译码器 3 真值表 第五节编码器与译码器 2 两级译码 两级译码 即输入的一部分送X译码器 另一部分送Y译码器 行译码器的输出线作为矩阵的行 列译码器的输出线作为矩阵的列 在行列相交处 用与门再次译码 二进制译码器有n个输入端 代表有2n种状态组合 则输出端数m 2n 第五节编码器与译码器 三 七段显示译码器 1 七段显示译码器的工作特点 七段显示译码的输入输出示意图如图所示 七段显示译码器的4个输入是8421BCD码 七个输出共a g分别与数码管a g对应 若要驱动共阳结构LED 则译码器的输出为低电平有效 若要驱动共阴结构LED 则译码器的输出为高电平有效 第五节编码器与译码器 2 中规模七段显示译码器 CMOS的4511是驱动共阴LED数码管的BCD七段锁存 译码器 驱动器 其引脚排列如图所示 4511具有内部抑制非BCD码输入的电路 当输入为非BCD码时 译码器的七个输出端全为0 显示器暗 在4511的输入端有四位锁存器 为选通端 为0时允许BCD码输入 为1时锁存 第五节编码器与译码器 试灯信号输入端 灭灯信号输入端 4511每段的输出驱动电流可达25mA 因此在驱动LED数码管时要加限流电阻 连接示意图如图所示 第五节编码器与译码器 第六节计数器 1 计数器的工作原理 一 计数器的逻辑功能 图示为由JK触发器组成的四位二进制异步加法计数器的逻辑图 1 逻辑图 异步计数器 由于各级触发器所用的不是同一时钟脉冲 故称异步计数器 FF0的CP是输入的计数脉冲 Q0作为FF1的CP Q1作为FF2的CP Q2作为FF3的CP 各级触发器J K 1 在CP脉冲或低位输脉冲的下降沿触发翻转 第六节计数器 2 工作原理 第一个计数脉冲到来后 Q0翻转 Q3Q2Q1Q0 0001 设触发器初始状态为0 第三个计数脉冲到来后 Q3Q2Q1Q0 0011 直到第15个计数脉冲到来后 Q3Q2Q1Q0为1111 第16个计数脉冲到来后 Q3Q2Q1Q0回到0000 第二个计数脉冲到来后 Q0由1翻转为0 则FF1也翻转 Q3Q2Q1Q0 0010 第六节计数器 3 时序图 十六进制计数器输出的最高位Q3的频率是CP的十六分之一 即对CP信号进行十六分频 所以N进制计数实际上也就是对CP信号的N分频器 时序图 在时钟脉冲CP的作用下 计数器的各个触发器取值在时间上的对应关系 第六节计数器 4 状态图 图示计数循环了十六个状态 即该计数器是十六进制计数器 或称该计数器的模是16 思考题 判断图示是什么计数器 箭头表示状态转移的方向 第六节计数器 2 计数器分类 1 按计数器中触发动作是否一致 异步计数器 各个触发器受同一时钟脉冲的控制 各触发状态的更新是同步的 计数速度快 2 按计数进制的不同 各个触发器不是同一个时钟脉冲 电路简单 计数速度低 同步计数器 n级触发器有2n种状态组合 计数器的模是2n 二进制计数器 十进制计数器一般用四级触发器按8421BCD码进行计数 模是10 十进制计数和其他进制计数器 第六节计数器 3 按照在输入计数脉冲作用下计数中数值增 减情况 递减计数器 随着计数脉冲的不断输入 电路逐一递减计数的叫减法计数器 递增计数器 随着计数脉冲的不断输入 电路逐一递增计数的叫加法计数器 在加减信号的控制下既可递增计数也可递减计数的计数器 可逆计数器 第六节计数器 二 集成计数器介绍 1 同步集成计数74HC163 74HC163是4位二进制同步加法计数器 1 引脚排列和逻辑符号 图 b 中CTRDIV16表示该计数器是循环长度为16的计数器 第六节计数器 同步清零 当 0时 在时钟信号CP上升沿到来时 触发器清零 同步置数 当 1时 预置控制端 0时 在时钟信号CP上升沿到来时 输入数据D0 D3置入各触发器 2 逻辑功能 计数 保持 当 1时 只要使能输入端CTP CTT中有一个为0电平 各触发器的输出状态均保持不变 而CTT 0时 CO端为0 当 CTP CTT 1时 在CP脉冲作用下 作二进制的加法计数 第六节计数器 3 时序图 第六节计数器 C0 进位输出端 C0 4 应用 第六节计数器 用3片74HC163可构成12位二进制计数器 IC1只要有计数脉冲 它总能按二进制规律计数 IC3只有当CO2 1时 才会产生一次计数 IC2只有当片I的进位输出CO1 1时 在CP的驱动下才计数 2 74HC4518 第六节计数器 74HC4518是双BCD同步加法计数器 1 引脚排列和逻辑符号 2 功能 计数具有异步清零功能 只要清零端CR 1 触发器状态就为0 3 时序图 第六节计数器 为下降沿计数脉冲输入端 CP为上升沿计数脉冲输入端 4 应用 用一片74HC4518可构成100进制计数器 个位最高位Q3作为向十位的进位 并加到十位计数器的EN端 第六节计数器 三 用集成计数器构成任意进制的方法 1 清零法 利用计数器的清零端在计数器计到某个数时产生一个清零信号 使计数器状态回到0状态 根据器件是同步清零还是异步清零在产生清零信号的状态上会不同 第六节计数器 例5 3 用清零法将74HC163接成十进制计数器 解 连接示意图如图所示 当计数器从0000状态开始计数时 输入第九个脉冲到来后 出现1001状态 与非门G输出0电平 由于74HC163有同步清零功能 当第十个脉冲到来后使种触发器置零 完成一个十进制计数循环 第六节计数器 解 从逻辑符号中可以看出 74HC161是具有异步清零功能的4位二进制加法计数器 用此可采用图 b 的异步清零法连接成十进制加法计数器 第六节计数器 例5 4 用清零法将74HC161构成十进制计数 图 a 是74HC161的逻辑符号 当计数器计到1010时 立即产生清零信号 计数状态就会变成0状态 这里的1010状态是一个过渡状态 只存在一个很短暂的时间 用清零法构成N进制的方法 同步清零用第N 1状态产生清零