电子维修讲义——数字电路篇1.doc

数字电子技朮部分数字电子技术是研究电路的开、关状态及其相互间的逻輯关系的，俗称为开关电路。显然，在开关电路中，其工作状态只有开 或 关 。所谓数字系统，就是由基本的数字电路（开关电路）组成的。与模拟电路的线性变化相比，数字电路的电信号是跳变方式，即通常称之谓脉冲。包括电路中用RC过渡过程形成的脉冲电压、电流均属数字电子技术涉及的范围。常用逻輯代数（布尔代数）来分析、表达、设计数字电路及其系统；二进制也是分析、表达电路及其工作过程的重要工具。一、脉冲的基本概念1. 脉冲 ：表示一种时间极短的突变电压或电流信号。EURtK通K断K URR开关K的通、断使UR 的变化是一种突变脉冲；E波形图记录了电压脉冲UR 随时间突变的过程。 2. 脉冲波的参数： 下降沿上升沿上升沿（上升时间）：从0.10.9幅度用的时间，又称前沿；Um幅度间隔0.9下降沿（下降时间）：从0.90.1幅度用的时间，tK脉宽又称后沿；0.1脉冲宽度（tK）：脉冲持续时间；重复周期 T重复周期T：相邻间重复出现的时间；重复频率f1/T；幅度：脉冲幅度变化的最大值；理想状态下，上升、下降时间应为0，但电路参数会引起波形的畸变，故希望越短越好。3. 常见脉冲波形：矩形波微分尖脉冲锯齿波三角波 4. RC电路充放电特点脉冲形成的过渡过程；iCEKRuRuC 若：开关K合上之前电容C上无电压（初态为0）：K一合上，E经R对C充电，uc从0开始呈指数上升；充电的快慢受时间常数= RC约束；ucuR大小（充电过程）EiERRC小，充电快，uc增长迅速；反之，缓慢；特点：i从最大值E/R 下降趋于0；uR从最大值E下降趋于0；uc 从0上升趋于E，均呈指数规律变化；（放电过程）大小EiCKRuCuC 若：电容C充滿电（uc = E），然后接通K：C将放电，从C正端经R到C负端；放电快慢受RC约束，大放电缓慢，小放电迅速。也呈指数规律。从E下降趋于0；时间常数=RC 的单位为秒。一般认为：充、放电过程经35倍的时间即结束（到稳态）。RC电路的充放电过程需时间，揭示出一个重要的概念：电容两端的电压不能突变，总是从原始态开始进行：初始为0时，充电开始瞬间，电容相当于短路；当充满后，电容相当于断路。二、脉冲波形的变換1. 微分电路 尖脉冲形成电路放充CRuO0 Eui 输出与输入间为微分关系；时间常数= RC；输入在脉冲持续期间，相当于加上幅值为E的电源对C充电， uo0-EuiEE输出uo（uR）从E下降至0； 充输入脉冲间隔期间ui= 0，相当于输入端短路，电容C对R放电，由于C上电压极性对输出而言呈负极性，则输出uo 从-E放电至0；放尖脉冲的脉宽受RC约束。为了形成尖脉冲，时间常数= RC应很小，让其在一个输入脉冲间隔内很快完成充放电；形成微分电路的条件是：（RC）tk （tk为输入脉冲宽度） 当RCtk时，变成耦合电路：0uo-EE小大很大 因为时间常数很大，在输入持续期，电路充放电过程缓慢，不能在输入脉冲跳变之前结束；电路将信号式样无变化地耦合到输出，只不过是信号的交流分量形式，相当于交流放大电路中的耦合电容。2. 积分电路放充uo0uiEECRuO0 Eui输出是输入信号的积分，典型的电容充放电过程。积分条件是：（RC）tk 在脉宽和间隔时间内，充电充不至E、放电也放不至0，输出为三角形积分波。当积分时间常数不同时，将影响输出波线性度等参数，如下图：Euo1231. RC小（充、放电迅速）：线性差、幅度高；3. RC大（充、放电缓慢）：线性好、幅度低；当RC极大时成为阻容滤波器，尤如交流整流后的滤波器作用。在线性放大电路中，我们希望信号无失真地传送；在脉冲与数字电路中，往往用改变时间常数等方式将一种波形故意失真成另一种特定形式，以滿足电路需要。三、晶体管开关电路及应用1. 二极管开关：DR0 E KR由单向导电特性可将二极管等效为右图开关；0 E （上+、下-），D正向导通K闭合； E0 DR0KR 0 （为0，短路），D截止K断开；2. 三极管开关：用三极管的饱和、截止状态来形成开关作用。RbRcECebcui=Euo=0RbRcECebcui=0uo=ECRbRcIbICECebcuiuouceE0E0 共射极接法（工作于饱和、截止区，放大区仅为前两者间的过渡）：当输入足够大三极管饱和，两个PN结均正向偏置输出为0；相当c、e间开关闭合；当输入0 三极管截止，两个PN结均反向偏置输出EC；相当c、e间开关断开；输出，输入间状态是相反的，称为反相器；若将RC換成继电器、指示灯等负載，其等效的开关即构成驱动电路。显而易见，这些驱动是由输入端的信号形成的Ib控制的，一般要求： Ib 3Ic max，使之有足够的基极电流实现三极管饱和。应用例： 反相器uiE0Ec0uo当R1RcEC-EbuiuoR2E0E0ui为矩形脉冲时： 三极管饱和 uo 三极管截止 uo输出、输入间是反相的。-Eb 使动态时三极管截止更好，脉冲突变更陡直。 驱动指示灯R1白炽灯ECuiR1RECui当输入为高电平时 驱动三极管饱和（c、e开关闭合）指示灯亮；当输入为低电平时 驱动三极管截止（c、e开关断开）指示灯灭；图中：白炽灯额定电压Ec ； R为发光二极管的限流电阻 ； 驱动继电器R1ECuiJR1uiECJR1ECuiJ 驱动继电器的过程与指示灯相同。对感性负載，需并联泄流二极管。用复合三极管可得到更大的值，以减小基极驱动电流。也可用PNP管（将右图垂直翻转即为左方形式）：当输入高电平时，管子截止（J失电）、输入低电平时，管子饱和（J得电）与NPN管形式正好相反； 驱动开关陣列在一个数字系统或其电路板中经常要使用多个上述的驱动开关，将多个开关集成在一块基片上的ULN2000系列开关陣列集成电路也得到广泛应用。ECJI1O1Vcc（共8路）ULN2003EC1 182 173 164 155 146 137 128 119 10ULN2803I1I2I3I4I5I6I7I8O1O2O3O4O5O6O7O8Vcc一片ULN2003内有8个独立的集电极开路驱动电路。每一路输出容量约80mA。右图为片内结构示意及片外连接方式。ULN2000系列多种不同路数、输出容量的型号可供选择。ULN2003广泛用于8位微处理器系统等的总线、接口、输出驱动。以适应电路板的较高密度装配、制作。四、二进制的基本表示方法数字电路是研究开、关两个状态构成的逻辑关系及系统。常用数码符号0、1来对应表示。与此相关的即为二进制，包括与十进制之间的对应关系。和熟知的十进制数一样，二进制数也是累进计数，只不过是逢二进一 。二进制中只有0、1两个数码符号，也称数码；它们的累计即在0、1间按逢二进一的方式进行。 1 0 0 1 左式可見：低三位相加，没有出现逢二进位，各位的和可对位写1 1 0 1 0 出。 高二位相加（包括对本位的进位）出现二，应向上位进位， 1 0 0 0 1 1 并写出本位和（ 左例本位写0）。 由此规律：十进制数和二进制数的对应关系可写成以下形式：十进数0123二进数00011011二位形式 三位形式十进数01234567二进数000001010011100101110111四位形式二进0 123456789101112131415十进0000000100100011010001010110011110001001101010111100110111101111位权（簡称权）的意义：二进制数只有0、1两种数码符号，多位组成的二进制数所对应的十进制数数值可以通过权相加求得：观察四位形式的对应关系：在十进数的1、2、4、8，对应了二进制数中只有某一位为1，其余为0，即某位二进码为1 时，表示该位具有十进数值的多少 称为该位的权，然后把出现1的权值加起来就可以了 。权 2n-1 32 16 8 4 2 1 二进数位 an-1 a5 a4 a3 a2 a1 a0 权值是2n关系，与打麻将数翻一样。 对四位表示方式常称为8-4-2-1 编码，即为对应位的权值；用权相加即可求出对应的十进数值。例 有一个二进数 （1 0 1 0 0 1）2 脚标表示括号内为二进制数；权 32 16 8 4 2 1所以，（101001）2 32+0+8+0+0+1（41）10 即为十进制的41；以上是学习数字电路时对二进制内容的最基本的要求。五、门电路组成数字逻辑系统的单元有门电路、触发器等。门电路是组成数字逻辑的最基本单元。由门电路构成的逻辑电路又称为组合逻辑电路，特点是：电路无存儲功能，输出是输入的即时响应 只要输入确定了，输出就唯一确定。所谓逻辑关系 是指条件与结果的关系。ABL与逻辑：只有当A、B都合上（条件成立），L才能发亮（结果才成立）；ABL或逻辑：当A或B或全部合上，L均可发亮；A 非逻輯：当A合上（条件成立），L不发亮（结果不成立）；上述开关条件与灯亮是三种最基本的逻辑关系。条件及结果是人为事先约定的，显然，约定不同，分析出的结果也不一定相同。具有逻辑关系的电路也称为逻輯电路，在数字电子技朮中也习惯称为数字电路。1.逻辑关系 的表示方法和规定：数字电路是开、关 两状态的关系，即条件与结果的成立与否。所以，在设计、分析过程中常用1、0 、高电平VH 、低电平VL来表示电路的状态或事件的成立、不成立。若用1代表VH 并表示事件成立、0 代表VL 并表示事件不成立称正逻輯方式；反之称为负逻輯方式。目前基本上均用正逻輯方式。这也是电路结构及人们思维方式的习惯决定的。说明一点：在这里 1、0只是表示电路的状态，它不是二进制的数码。2. 基本门电路及表示：A BL0 000 101 001 11 二极管与门（实现与的电路）（功能口诀）見0出0全1出1ABD1D2RECL（电路）ABL（逻辑符号）LAB（逻辑乘）（逻辑表达式）每句前两字表示输入、后两字表示输出结果（真值表）可用二极管构成与逻辑，目前广泛使用集成与门：如CD4081、74LS08、74HC08等。表达式说明输出L和输入AB间是逻辑相乘，输入可以是多个 ；真值表列出了输入所有可能出现的组合，输出L对应得到输入逻辑相乘的结果，功能口诀总结出便于记忆的方式。A BL0 0（功能口诀）見1出1全0出000 111 011 11 或门ABD1D2RL（电路） ABL（逻辑符号）LA+B（逻辑加）（逻辑表达式） 注意与二进制加法的区别：逻輯加法 LA+B+ 1（都等于1），表示只要有一个输入成立，其结果就成立，它实际是表示电路状态。而逻辑乘法与普通代数的乘法规则是相同的。集成电路形式的型号如：CD4071、74LS32、74HC32 非门 （反相器）R1RcEC-EbALR2E0E0LA（输出是A的反）（逻辑表达式） AL0110AL（逻辑符号）集成电路形式的型号如：CD4069、74LS04、74HC04、 。等3. 复合门电路：（与、或、非三种基本门电路的组合使用） 与非门（与门+非门）A BL0 010 111 011 10 （与非符号）LAB（功能口诀）見0出1全1出0ABL=AB（组合结构）L（表达式）L = ABA BL0 010 101 001 10 或非门（或门+非门） （功能口诀）見1出0全0出1 （或非符号）LAB（表达式）L = A+BABL=A+BL（组合结构） 异或门 A BL（表达式）L A BAB+AB（异或符号）LAB0 0（功能口诀）相同出0不同出100 111 011 10用与、或、非基本门可复合出多种逻辑门 ；用组合逻辑设计方法，可构成各种组合逻辑电路；也有多种形式的集成复合门电路供选用，如：CD4070、CD4085 3. 组合逻辑电路的简单分析方法：前已叙述：只用门电路构成的逻辑电路称为组合逻辑电路，简称为组合电路。较复杂的逻辑电路分析、设计、包括相同功能间的电路形式变換，需要借助逻辑代数（布尔代数）和相应的设计方法实现。本文仅从维修角度编写，因而不讨论设计等较复杂的问题。可用表达式、真值表对简单的组合逻輯电路逐点、逐级推导，得出输出结论：例一 ：当 A=0、B=1、C=1时，L=？ 逐级标注验证ABL=ABL=ABCCC0（L= ABC）01111L=AB，它又是后一个与非的输入， C也是与非的输入：所以，LABC ，即构成有三个输入端的与非门 。也可在三输入端加不同的输入状态（0、1），由逻辑门输出结果，逐级推导出结论。例二 ： L=AB+BCABCABBCL=B（A+C） =AB+BCLACBA+CB左两逻辑电路的功能是相同的。说明可以用不同的门电路来实现同一功能。可用上述在输入端加状态标注的方法分析验证。 4. 关于输入状态的说明和电路验证方法 逻辑电路的状态真值表是描述在输入状态下对应的输出状态的表格。输入状态实际是所有输入端可能存在的状态组合。一个端子只有0、1两态，因此其所有输入状态的组合量随输入端数呈 2n （n为输入端数）规律：即2个输入端有22 = 4种输入组合；3个入端有23 = 8种；同理，4、5、6 个入端对应16、32、64 种输入组合。在真值表中，输入组合是按二进制数的顺序排列的： 输入输出A BL0 00 11 01 1输入输出A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1输入输出A B C DL0 0 0 00 0 0 10 0 1 00 0 1 11 0 0 0 1 1 0 11 1 1 01 1 1 1用二进制顺序排列可以方便地将全部组合列出。上表格即十进与二进对应关系中的两位形式、三位形式和四位形式。对5个及以上输入端同理可列出，但应用较少。 但是，不能将表格中的输入排列看成是二进制数字，它们的每一行是代表出现在对应端子上的状态，且输入、输出是唯一的必须符合的。以此可对电路进行验证。验证方法是：将所有输入组合的状态逐一代入电路，求出其输出，即得此电路的真值表；以上述例二：若求出两电路的真值表结论完全相同，说明两电路完全等效，这就是真值表证明法 。5. 工作波形图及控制机理一般而言，真值表反应出静态式的工作过程。波形图展现了随机输入状态下电路输出的連续变化方式，有利于对电路的分析。如果将上述真值表右转90，将表格中状态用对应的信号跳变画出，即可得出波形图的表示形式。 以与门为例：ABLA0011B0101L0001（真值表横写） 将状态画成对应跳变ABL（逻辑符号） 将 1、0代表的高、低电平从左至右画出，形成动态形式的波形图，虚线作为状态变化的时间分割点（线）。显然，它们是根据输入状态和具体电路的功能逐一判断后作出的输出结论。对随机输入时的输出波形的画法也由上述原理作出波形图画法。与门随机输入如图，作出其输出波形图：ABLABL0000011111. 在输入波形上作时间分割虚线；2. 在每个时间段，用真值表口诀判断输出结果并画出： （左第二段）A=1、B=0 L=0；余类推，連贯画出。由输出波形可見：当B=0（低电平）时，输出始终为0；只有当B=1（高电平）时，A上的連续脉冲才能出现在输出端，说明与门对信号的控制作用及B端的控制条件。 异或门 例：ABL000001111LAB异或的功能口诀是：相同出0、不同出1，即可作出其输出波形。可理解为异或门具有状态或数码的比较功能 对输入两信号进行比较。 与非门 例：同样可根据输入波形和与非的功能口诀作出其波形图；LAB如果仍以止上述与门的输入为例，可以得出与非输出是与门输出的反相 的结论 。原因很简单与非是与门输出加一个非 。同样可对信号进行控制。目前，数字电路及其系统中，除个别地方使用分立元件门电路外，均广泛使用集成门电路；为了便于使用和分析，多使用熟记口诀的方法掌握各自的功能。数字集成电路使用较多的是CMOS系列和TTL系列：CMOS的典型型号为CD4000标注，工作电压318V，高电平VH 工作电压、低电平VL0V；TTL系列标注为74LS、74HC等，工作电压5V，VH2.4V、VL0.3V；在CMOS和TTL混用时，因工作电源电压、高低电平等的差异，也有专门的集成化接口电路来缓冲。可参考有关资料的介绍。六、触发器用信号去驱动（触发），可以改变并保持新状态的电路。这种电路有0、1两个状态，当触发信号消失后，电路状态仍保持不变，即电路有记忆功能，也可认为一个触发器能存儲一位二进制的数码（0或1）。也称为时序电路。经常使用的触发器有如下几种形式：1. 基本RS触发器 （常用F/F符号标注触发器，如RS F/F）（电路结构）QZ0Z1QRS （逻辑符号）Q QRSR SQ0 00 11 01 1禁止不定Z0Z1保持（状态真值表） 两个与非门交叉耦合而成。两个Q端为输出，其状态总是相反的，规定Q代表输出状态；其反端可念为Q非端或Q反端。从结构图、由与非功能可分析出：未触发前（静态）： R S 1当R （下跳：101）、S1不变 ， Q0；这是对输出的置0 （Z0）；当S （下跳：101）、R1不变 ， Q1；这是对输出的置1 （Z1）；当R或S 过后，Q状态被触发更新后的状态将保持不变记忆功能；基本RS触发器可用逻輯符号表示，R、S称为置位（输入）端，其上端的小园圈表示应使用下降沿触发，或称为下跳变有效、低电平有效 。因此，R、S静态时均应为高电平1（触发后该端应尽快返回1）。 由上述分析可列成状态真值表，R称为置0端、S称为置1端，当R、S同时为0时，两个与非将見0出1破坏了Q端互为相反的规定，此项的输出状态是不定的，应禁止此种操作。基本RS触发器也可用或非门构成：由或非门构成的基本RS F/F的操作和与非形式相反：静态时R=S=0 ，置位时，高电平有效（S、R端上部没有小圈。R S Q0 0 保持 0 1 1 （Z1） 1 0 0 （Z0）1 1 不定 （禁止） QQQ QRSSRZ1Z0（状态真值表）（逻辑符号）（电路结构） 基本RS触发器应用 防振开关：VCCVCCK（自复式）Q 机械式开关的触点有弹性振动，在掷动瞬间会出现若干振动脉冲，引起信号混乱。用RS触发器对K防振 每按动一次，Q只有一个脉冲输出。图中电阻为提供高电平而设。动作过程可自行分析。2. J-K触发器Q QRd SdJ CP K该触发器要在时钟脉冲CP的作用下，Q状态才能根据J、K控制端的信号更新，属于同步工作型触发器。Rd、Sd ：强制置位端（不受CP约束，单独RS功能），下降沿有效（平常应为高电平）。CP也是下降沿有效（在CP下降沿时刻更新Q状态）。J K Qn Qn+1 0 01 10 01 00 11 10 11 0 在 CP 时刻：（Qn ：原状态； Qn+1 ：新状态）（保持）（随J，Z0） （随J，Z1）（翻转，Qn+1 =Qn） 0 00 11 01 1 J=K=0 状态保持不变；J=K=1 状态翻转；JK 新状态跟随J状态变化；特点：不存在禁止态，JK触发器是全功能形式。使用时，在CP持续期间，J、K状态应稳定，否则会出错。J-K触发器除具有强制置位功能（也称为异步置位）外，也具备同步置位和翻转功能。而翻转功能是构成计数器、分频器等时序电路的重要条件。3. D触发器： 跟随式F/FQ QR SD CP 在时钟脉冲CP作用下，所状态Qn+1 始终跟随控制端D的状态：Qn+1 = D CP上升沿有效。D触发器常用于数码保存、传送；S、R为异步置位，高电平有效。特例： Q 和D連接，形成TF/F 翻转型、计数分频型触发器Q QD CP 设：Q010010CPQF/F初始态Q=0，（ Q =1）Q=0，（ Q =1）D=1：CP过后Q=1（Q=0）D=0：CP过后Q=0 （持续翻转）在CP作用下，每一个CP的上跳时刻使触发器翻转一次；Q和CP波形比较：Q波形周期是CP的2倍，即频率为其二分之一，称： TF/F是一个二分频器 ；触发器等时序电路的波形画法与组合电路类似，由于时序电路的状态是在原状态的基础上更新，因此必须首先设定初始状态（初态）；在CP的触发时刻（是上升沿、还是下降沿）根据电路功能（真值表）和連接方式，判断出新状态并逐段画出；特点：每一次更新后，状态要保持到下一次CP作用前。集成化J-K触发器的常见型号有：CD4027 74LS109 CC74HC107 ；集成化D触发器的常见型号有：CD4013 74LS74 CC74HC74 ；使用时应搞清楚CP、置位端等的有效方式（上升沿还是下降沿,高电平还是低电平）；七、典型应用电路1. 单稳态电路：具有一个稳定状态和一个暫稳状态：触发后从稳态进入暫稳态，经一段时间后又自动返回稳态的电路。它有延时的效果，又称为单稳延时电路。放tKtWD门限ABUoR放UotWABDtKCG1G2（静态）稳态时：A=0 Uo=1（A=0） B=1 C已充滿电（D=1）；当A上跳触发：A=1 D=1 Uo下跳至暫态，tw RC同时，A=1B=0：C经R放电，当降至G2门限时，D相当于0 Uo上跳回稳态。要求：触发脉冲A的脉宽tK暫态时间tW ，（暫态未结束前触发脉冲不能消失）。有专用的单稳集电路，如：74LS123 CD4538 供选用；CLR0 XX11 ABXX1XX00101 QQ0 1（Z0）01（保持0）0 1（保持0）（+B 有效）（-A 有效）（时钟触发）暫态稳态RCPCT+ T-A Q74LS123 +B QCLRVH有效VL有效VCCRC 决定暫态时间；有多种触发方式。（X ：表示任意态）RVL 有效CT+ T-A QCD4538 +B QRVH有效VL有效VCCCD4538是CMOS形式的精密单稳集成电路，一片中有两个相同的单稳。R为Z0：平常为高电平；-A ：低电平触发；使用-A时，+B应接高电平（VCC）。+B ：高电平触发；使用+B时，-A应接低电平（地）。 2. 多谐振荡器：R 1kUoRS100C RC矩形振荡器：振荡周期 T 2.3 RCRF UoR2 UoR1C2C1X石英晶体形式：石英晶体为选频元件。振荡频率与R、C无关；R使非门工作在线性放大区（又称为门电路的状态转折区）。QRD CPQRD CPQRD CPQRD CPQRD CPQRD CPD5CPZ0O1O2O3D1O4O5O6D2D3D4D63. 数据传送： D触发器在CP作用下可将D端状态送至Q端并保持。也称为数据寄存器 。若在D6D1对应放置二进制数各位，在一个CP作用下，此二进数被送至O6O1各端；也可不用 Z0（R接地）：CP作用后O6O1各端就是CP作用前D6D1的数据。此传送方式广泛用在数字系统中。4. 计数器： QCPQ DQCPQ DQCPQ DQCPQ D进位CBADCP计入用D触发器变換成TF/F，如图联成二进制加计数形式；Q JCPQ KQ JCPQ KQ JCPQ KQ JCPQ KDCBA借位CP计入 用J=K=1的翻转功能（T）构成二进制减计数形式；DCBA表示计入脉冲后计数器从高位到低位的二进制数状态，字母DCBA排列序仅是一种标注习惯。例如：当DCBA为1001时：表示计入了9个脉冲；显然，上述四个F/F（四位）最多可计入15个（24 -1），第16个计入后将向更高位进（借）位。称十六进计数器，计数容量随F/F位数呈2n 关系；计数显示为二进制数顺序，也称为计数编码；四位时，DCBA从0000 1111 ；目前已有多种位数、进制的集成计数器，可直接选用。上述仅说明计数器的基本结构形式。例 CD4518：十进同步加法计数器； CD4040：12级二进制计数器； CD4060：14级二进计数器； 74LS160：十进同步加法计数器； 74LS161：4级二进制同步计数器 5. 译码器：计数器的计数状态是以二进制形式出现的（称二进编码）；使用广泛的十进计数器常用00001001十组状态来对应表示十进制数的09，这种编码方式称为BCD码。有时需将二进形式变换成人们习惯的十进方式等，由译码器实现其变換。译码的实质是对特定的状态进行判断，且结果是唯一的。用门电路就可对编码进行判断：DCBA1表示（15）101111左图：代表二进制数的1111送至与门入端，输出出1：表示此二进数是十进数的15 ；此输出在所有输入的四位码中是唯一的。用若干个门电路构成的陣列 可将所有编码对应译出。VCCZ 0CP计入Q2 Q2RD CPQ1 Q1RD CP（3）11（2）10（1）01（0）00译码输出0Z 0CP计入Q2 Q2RD CPQ1 Q1RD CPQ2 Q2Q1Q1译码输出 上图用与门陣列对计数器译码。例如：计到（2）10 即（10）2 时，Q2=1、Q1=0（Q1=1）译码输出 出1，其余均为0，即：2被译出。余类推。被译出时，输出为1 称1译出有效；被译出时，输出为0 称0译出有效；可根据需要选择相应的译码电路。6. 脉冲分配器： VCC 012CP 3CE 4R 567 89进位出16141315832471015691112译码十进制输出计数器配上对应的译码器就构成脉冲分配器（如上图）：当CP脉冲持续不断地计入时，译码输出端将顺序分配送出CP脉冲，由此得名。集成化的脉冲分配器电路：CD4017（左图）CP为时钟脉冲输入，上升沿有效； CE为时钟禁止端：当CE=0时，CP进入计数运行；CE=1时，计数停止；R为复位端：当R=1时计数器置0（R端平常应为0）；7. 数码显示：在元件篇和三极管开关及其驱动等部分，已介绍了发光二极管及数码管的特性和驱动方式。如果将脉冲分配器输出去推动发光二极管，则可指示出计数器状态 这是简单的显示方式。有多种形式的集成译码器和专门与数码管配合显示数字或字母的译码器：例：BCD码带锁存七段译码器（LED） CD4511 （1译出有效）；A1 VCCA2 fLT gBI aLE bA3 cA0 de12345678161514131211109CD4511VCCVCC共阴数码管D C B A编码输入abcdefg从编码输入送入BCD码，数码管显示出对应的十进数字。LT：段检查，当LT=0七段全亮，以查译码器或数码管缺段； BI：消隐，当BI=0七段全灭；LE：锁存，当LE=1译码器被锁定编码送不进去，保持、显示锁定前的状态；一般情况下，LT、BI应为1VCC ；LE应为0接地。八、555时间电路及其应用：型号为NE555（三5电路）的集成时间定时电路，因使用简单、灵活，其输出又能提供较大的负載，在数字系统中应用广泛。NE556是一块片子中有两个NE555 。 UO （3）VCCVR1VR2RRR（8）（6）THCO（5）（2）TR（7）D放电管T：D和地之间构成开关AR （4）BQQVO1VO2 TH TR R UO DX X 低 低 通（2/3）VCC （1/3）VCC 高 低 通（2/3）VCC （1/3）VCC 高 原态 原态X （1/3）VCC 高 高 断1 2 3 48 7 6 5 VCC D TH CONE555TR UO R（电路，功能表） VCC 电源，318V； TH 高触发端； TR 低触发端； R 置0端；CO 外接控制电压； D 放电端； UO 输出端；555电路的主要特点是：当TH、TR上的电位在1/3VCC 2/3 VCC 之间变化时，输出会跳变。（电路内三个R对VCC均压成1/3、2/3）用其特性，可构成单稳，多谐振荡器等电路。1. 单稳触发器：当ui下跳：TR1/3 VCC UO上跳、D放电端断，进入暫态；同时，VCC R C充电（uc曲线）：当uc升至2/3 VCC时UO下跳、暫态结束；D端同时接通 C对地迅速放电、返回稳态；（均对照上述功能表分析）0.01VCC RTHD UONE555TRCORCVCCuitKtK2/3 VCCuiUOuCRC决定暫稳态时间 tK 1.1 RC；例：当R100k、C10，tK 1.1 RC 1.11001031010-61.1（秒）；2. 多谐振荡器：RBR2放充0.01VCC RD NE555 TH UOTR COR1CVCCR2放充0.01VCC RD NE555 TH UOTRCOR1CVCCT左图：基本结构方式；通电，VCC R1、R2 C充电，uc上升，当升至2/3 VCC时 D导通；C R2 D放电；如此一充一放形成連续振荡。脉宽可调由于充放电时各自路径的RC常数不同，输出为矩形波形式。可用右图的方式实现脉冲宽度和间隔的可调：它实质是二极管将充放电路径各自分开，在电位器RB的调整下，可以作到充、放电RC常数基本一致输出方波脉冲。电路振荡周期 T 0.7（R1+2R2）C （秒）2. 施密特触发器：施密特触发器可将变化非常缓慢的的输入波形（电压），整形成为适合于数字电路需要的矩形脉冲，具有回差电压的特点，使之抗干扰能力较强。uiVCC RTH NE555 UOTRCOVCCVCOui2/3VCC1/3VCCVCC0UO 输入信号接在高，低触发端上，显然信号幅度在1/32/3 VCC间输出要发生跳变；当输入从低升至 2/3 VCC及以上时，输出下跳；当输入从高降至 1/3 VCC及以下时，输出上跳；分析可見：输入从高降至2/3 VCC时、从低升至1/3 VCC时，输出是保持不变的，这就是回差电压的含义，简称回差。回差的大小表征输出脉宽。图示的基本应用，回差即为1/3 VCC幅度。如果要人为调整回差值，可在CO端外接调整电压VCO，即改变了原有的三分均压（見555电路图），从而改变了回差。回差大，电路抗干扰能力强，但过大将引起触发灵敏度变差。有专门的施密特集成块：如 CD40106 片中有六个相同的施密特触发器。应用例：THATRL 鉴幅、整形 ：A输入L输出施密特逻辑符号当输入从低升至 2/3 VCC及以上时，输出下跳，可认为施密特触发器有鉴幅作用当输入幅度小于高触发值时，电路不动作即无输出（TH、TR称上、下门限）。上述作用本身就意味着整形 。 消除机械触点振动防振开关：R1KCVCCAR2UOK闭合K断开A端UOK上端机械按钮、开关在按动时产生的振动，相当于在跳变的始，末附加了多个脉冲（毛刺），引起动作程序命令混乱；加RC积分使之圆滑，然后由施密特触发器整形，使按动一次只出一个脉冲。显然RC的时间常数不能太大能淹没即可。 脉冲延迟电路：R1BCAUO延迟时间UOBA与防振开关电路原理类似：积分电路对输入脉冲产生畸变上、下沿时间增长，使之变化到施密特门限电压的时间延长，即输出跳变的时间延迟。延迟量（RC常数）不能太大，否则运行失效。九、单片机、微处理器及接口硬件：单片机、微处理器及接口硬件是数字电路在智