三维高密度集成电路中锥形硅通孔电特.doc

参考文献12在低频段，(C + 2Cm )及(G + 2Gm )随p的改变规律完全相反，如下表3.1所示，所以它们对Zdiff实部作用部分可以抵消掉。同时，在高频工作区间，随p增大，(LLm) 增大且(C + 2Cm )及(G + 2Gm )不断减小。因此，随着p的不断提升，在低频工作区间里，Zdiff实部基本上不发生改变，而且在高频阶段，Zdiff实部快速提升，如下图3.8（c）中所示。另一方面，随p增大，R和Cox1仍保持不变且(2CSi1 + CSi2) 减小，进而从式（61）及式（62）也可得出此相同结论。在整个频段之内，(C + 2Cm )及(G + 2Gm )随r4变化趋势和它们随p变化趋势相同，如表3.1中所示。此外由于R主要由r1决定，而非由r4决定，所以R只随r4增大缓慢减小。因此，和Sd2d1幅度情况类似，Zdiff的实部随r4变化和它随p变化类似，如图3.8（c）及（d）所示。最后，分析了Si 对Zdiff的实部影响，如图3.8（e）中所示。在低频段内，由于此时(C + 2Cm )及(G + 2Gm )对Zdiff实部作用部分可以抵消掉，因此Zdiff的实部作用随着Si会慢慢降低。在中频阶段，随着Si的不断提升，工作区间(C + 2Cm )及(G + 2Gm )增大，所以Zdiff的实部减小。在高频段内，由于在式（62）中Cox1 (2CSi1 + CSi2) ，所以Zdiff的实部主要由Cox1决定，它不随Si变化。所以，Zdiff的实部在高频段内随Si增大基本上不发生改变。3.6小结在本章节里，笔者详细论述了SDTSV组成方式，同时组建了它的等效工作电路模型。然后用“Y”变换法对其等效电路模型进行简化，得到等效电路参数C, Cm, G, 及Gm 。进一步用HFSS对等效电路模型Sd1d1, Sd2d1, Sc1c1, 及Sc2c1振动幅度以及相位展开了验证调整，实验结果显示，当工作频率最高达到100GHz的时候，模型运行的准确度、可靠性、有效性最好。除此之外，与TSV对比，SDTSV因为在隔离层中具有误差作用而产生损耗。紧接着，在本章里，笔者提到了SDTSV RLCG运行指数的提取方式。实验结果显示，因为HFSS提取方式以及模型运算所得SDTSV RLCG运行指数在100GHz工作频率条件下，内均匹配性能完好。因此采用的全波提取方式在差分传输线中非常实用。为今后3D IC里需要采用的SDTSV供应合理的设计规范，在本章里，笔者还采用了成立的等效工作电路模型的方式，分析研究了SDTSV组成以及材料参数r1, tox, p, r4和Si对它主要电磁特征指数Sd2d1振动幅度以及Zdiff实部的作用。实验结果显示，Sd2d1的振动幅度在低频工作区间里，主要由R决定，而在高频段内主要由(C + 2Cm )及(G + 2Gm )决定。同时，Zdiff的实部在低频段内主要由R及Cox1决定，而在高频段内主要由Cox1及(2CSi1 + CSi2) 决定，同时，Cox1发挥关键作用。笔者采用建立等效工作电路模型的方式，可以在SDTSV运行之前，测评它的电磁反应性能，因此能够大大减少设计所用时间，充分提升3D IC的稳定性。第四章 总结与展望4.1工作总结现如今，人们针对TSV的系统研究开展得如火如荼，研究的主要内容有TSV电学模型、电磁性能、噪音耦合、工艺流程、检测模式以及TSV构造等。在本文中，笔者已有的研究成果之上，系统分析了SDTSV的电学特性，主要的研究成果如下：1. 随着3D IC运行频率的不断提升，为了充分保障高速数据信号的稳定性和可靠性，差分数据信号传输技术一般都是采用芯片高速I/O传输通道。在本文里，笔者详细论述了SDTSV的组成结构，同时成立了它的等效工作模拟电路。SDTSV的组成结构与同类型的TSV非常相近，只不过它采用两条TSV传送差分数据信号。它外部金属层不计可以用作抵抗外部电磁干扰的隔离层，还可以用作为内部差分传输线的往返电路。对比与同类型的TSV，SDTSV，它不需要添加额外的处理工艺流程，同时它还具TSV以及TSV的多种优点。因为初始化的SDTSV等效工作电路模型的结构非常复杂，无法大规模使用，所以在本文中，采用“Y”转化法针对它完成了简化作用，获得一个高效可靠的SDTSV等效工作电路模型。因为HFSS仿真模拟以及简单化等效工作电路模型中，SDTSV S运行指数在工作频率达到100GHz的时候，匹配性能最好。2. SDTSV RLCG运行指数不仅可以应用在理论模型中，还可以应用在全波提取中，也就是采用HFSS仿真模拟可得。在本文中，笔者详细论述了SDTSV RLCG运行指数的提取方式。除此之外，选用的SDTSV RLCG参数指数的提取方式非常适用于多种差分传输线。 3. 为今后在3D IC里应用SDTSV供应实用、有效的设计规范，在本文里，笔者选用简单处理的SDTSV等效工作电路模型，针对SDTSV的电磁作用效果展开了深入的分析。通常来说，在应用过程里，人们最关注的是SDTSV的实际耗能大小。在本文里，笔者详细论述了内部两条隔离层实际厚度、两条数据信号线之间的实际距离以及衬底实际电导率对上述两个运行指数参数的影响作用。4.2工作展望如今，TSV和3D IC正位于快速的发展崛起时期，它们的系统研究还不够深入、具体，需要进一步的改革创新。结合我们已有的理论基础，从长远角度分析，我们今后的工作重点主要有如下多个方面：3D IC朝着高性能、高速率、高合成化、低能耗等多个方向不断发展进步，与此同时，TSV组成以及其他细节方面的设计也需要有不断的创新和发展。除此在外，为了充分满足在不同使用条件以及降低成本的需求，TSV组成结构也在面向多元化、系统化方向不断发展改革。新型的TSV组成结构不仅仅能够充分提升3D IC的运行性能，还可以大大提高3D IC设计的灵活性、有效性和稳定性。致谢本次毕业论文，是在丁老师的耐心辅导以及各种帮助下顺利完成的。从论文的选题一直到最终定稿，丁老师给予了我非常多的帮助，同时提出了很多中肯、宝贵的建议。丁老师认真求实的品质，严谨的治学风格是我一生的榜样。在此，我像他表示衷心的感谢，感谢在这段时间里对我的支持与帮助。在最后，非常感谢我的父母，感谢他们给予我的关怀、包容与支持！参考文献1魏祯.三维高密度集成电路中锥形硅通孔电特性研究.上海交通大学硕士学位论文.2013.122Qijun Lu, Zhangming Zhu, Member, IEEE, Yintang Yang, and Ruixue Ding. Electrical Modeling and Characterization of Shield Differential Through-Silicon Vias3 John H. Lau. Evolution, challenge, and outlook of TSV, 3D IC integration and 3d silicon integration4 John H. Lau. Overview and outlook of through-silicon via (TSV) and 3D integrations5 Joohee Kim, Jun So Pak, Jonghyun Cho, Eakhwan Song, Jeonghyeon Cho, Heegon Kim, Taigon Song, Junho Lee, Hyungdong Lee, Kunwoo Park, Seungtaek Yang, Min-Suk Suh, Kwang-Yoo Byun, and Joungho Kim. High-Frequency Scalable Electrical Model and Analysis of a Through Silicon Via (TSV)6刘培生，黄金鑫，仝良玉，沈海军，施建根.硅通孔技术的发展与挑战7李文石，马强，李波.三维集成技术的发展研究8王凤娟.基于硅通孔(TSV)的三维集成电路(3D IC)关键特性分析.西安电子科技大学博士学位论文.2014.39 MOTOYOSHI M. Through-silicon via (TSV) J. Proc IEEE, 2009, 97(1): 43-48. 10 CHUA T T, HO S W, LI H Y, et al. 3D interconnection process development and integration with low stress TSV C/ 60th Electronic Components and Technology Conference. Las Vegas, USA: IEEE, 2010. 11 CHUNG K W, SHI H S, LU S T, et al. 3D stacking DRAM using TSV technology and microbump interconnect C/ International Microsystems Packaging Assembly and Circuits Technology Conference. Taipei, Taiwan: IEEE, 2010. 12 XU G W, YAN P L, XIAO C, et al. Wafer-level chip-to-wafer(C2W) integration of high-sensitivity MEMS and ICs C/ 12th International Conference on Electronic Packaging Technology & High Density Packaging. Shanghai, China: s.n., 2011.13 SAKUMA K, ANDRY P S, TSANG C K, et al. 3D chip-stacking technology with through-silicon via and low-volume lead free interconnections J. IBM J Res Dev, 2008, 52(6): 611-622.14 CHENG T Y, WANG C D, CHIOU Y P, et al. A new macro-n model for through-silicon vias on 3-D IC using conformal mapping method J. IEEE Microwave Wireless Compon Lett, 2012, 22(6): 303-305. 15 QIAN L B, ZHU Z M, YANG Y T. Through-silicon-via insertion for performance optimization in three-dimensional integrated circuits J. Microelectron J, 2012, 43(2): 128-133. 16 YOON K, KIM G, LEE W, et al. Modeling and analysis of coupling between TSVs, metal, and RDL interconnects in TSV-based 3D IC with silicon interposer C/ 11th Electronics Packaging Technology Conference. Singapore: IEEE, 2009. 17 CASSID Y C, KRAFT J, CARNIELLO S, et al. Through silicon via reliability J. Trans Device Mater Res, 2012, 12(2): 285-295. 18 LADANI L J. Numerical analysis of thermo-mechanical reliability of through silicon vias (TSVs) and solder interconnects in 3-dimensional integrated circuits J. Microelectron Eng, 2010, 87(2): 208-215.19 SUNG K J, CHOI K S, LIM B K. Solder bump maker with coining process on TSV chips for 3D packages C/ 11th International Conference on Electronic Packaging Technology and High Density Packaging. Xian, China: s.n., 2010. 20 PARES G, BRESSON N, MOREAU S, et al. Effects of stress in polysilicon via-first TSV technology C/12th Electronics Packaging Technology Conference. Singapore: IEEE, 2010. 21 POLYAKOW A, GROB T, HOVENKAMO R A, et al. Comparison of via-fabrication through-wafer electrical interconnect applications C/54th Electronic Components and Technology Conference. Las Vegas, Nevada, USA: IEEE, 2004. 22 VILLANUEVA G, PLAZA J A, SANCHEZNCHEZ A, et al. Drie based novel technique for AFM probes fabrication J. Microelectron Eng, 2007, 84(5/6/7/8): 1132-1135. 23 HOLLY R, HINGER L. Fabrication of silicon vertical taper structures using KOH anisotropic etching J. Microelectron Eng, 2006, 83(4/5/6/7/8/9): 1430 -1433. 24 RANGANATHAN N, LEE D Y, YOUHE L, et al. Influence of bosch etch process on electrical isolation of TSV structures J. IEEE Trans Compon Pack Man, 2011, 1(10): 1497-1507. 25 TANG C W, YOUNG H T, LI K M. Innovative through-silicon-via formation approach for wafer-level packaging applications J. J Micromech Microeng, 2012, 22(4): 045019. 26 RANGANATHAN N, PRASAD K, BALASUBRAMANIAN N, et al. A study of thermo-mechanical stress and its impact on through-silicon vias J. J Micromech Microeng, 2008, 18(7): 075018.27 HONG S J, JUN J H, JUNG J P, et al. Sn bumping without photoresist mould and Si dice stacking for 3-D packaging J. IEEE Trans Adv Packg, 2010, 33(4): 912-917. 28 KUO C W, TSAI H Y. Thermal stress analysis and failure mechanisms for through silicon via array C/ 6th International Conference on Microsystems, Packaging, Assembly and Circuits Technology Conference. Taipei, China: IEEE, 2011. 29 GAGNARD X, MOURIER T. Through silicon via: from the CMOS imager sensor wafer level package to the 3D integration C /18th European Workshop on Materials for Advanced Metallization. Grenoble, France: s.n., 2009. 30 LAI M F, LI S W, SHIH J Y, et al. Wafer-level three-dimensional integrated circuits (3D IC): schemes and key technologies J. Microelectron Eng, 2011, 88(11): 3282-3286. 31 WANG Q D, GUO X P, WANG H J, et al. Characteristics of high frequency and high density through silicon vias (TSVs)C /11th International Conference on Electronic Packaging Technology & High Density Packaging. Xian, China: s.n., 2010. 32 KOYANAGI M, FUKUSHIMA T, TANAKA T. High-density through silicon vias for 3-D LSIs J. Proc IEEE Int Conf IC Des Technol, 2009, 97(1): 49-59. 33 JOSEPH A J, GILLIS J D, DOHERTY M, et al. Through-silicon vias enable next-generation SiGe power amplifiers for wireless communications J. IBM J Res Dev, 2008, 52(6): 635-648. 34 PARS G, BRESSON N, MINORET S, et al. Through silicon via technology using tungsten metallization C / IEEE International Conference on IC Design & Technology. China: IEEE, 2011.34 卢启军.新型硅通孔（TSV）的电磁特性研究.西安电子科技大学博士学位论文35 (2013). International Technology Roadmap for Semiconductors. Online. Available: 36 Z. Xu and J.-Q. Lu, “High-speed design and broadband modeling of through-strata-vias (TSVs) in 3D integration,” IEEE Trans. Compon., Packa