2010-2011-2《计算机组成原理》A卷答案(智爱娟).doc

洛阳师范学院20102011学年第二学期期末考试网络工程 专业2008级计算机组成原理课程（A）卷参考答案及评分标准一、 单项选择题(共10题，每题1分，共10分)参考答案：1.D2.B3.B4.D5.C6.D7.B8.B9.D10.C评分标准：1.答对给1分。2.在选项上打“”或将字母写在括号里均可得分。二、 判断题。（共10题，每题1分，共10分）参考答案：1.2.3.4 .5.6.7.8.9.10.评分标准：1.答对给1分。2.结果正确表述方式不同不影响得分。如“”用“正确”、“T”、“对”、“Ture”等表述均可得分。三、 简答题 （共4题，每题5分，共20分）参考答案及评分标准：1.答：计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。（1）硬件系统是最内层的，它是整个计算机系统的基础和核心。1分（2）系统软件在硬件之外，为用户提供一个基本操作界面。1分（3）应用软件在最外层，为用户提供解决具体问题的应用系统界面。1分通常将硬件系统之外的其余层称为虚拟机。各层次之间关系密切，上层是下层的扩展，下层是上层的基础，各层次的划分不是绝对的。2分说明：答从下至上分为微程序设计级、机器语言级、操作系统级、汇编语言级、高级语言级给满分，答对一级给1分。2.答：刷新：对DRAM定期进行的全部重写过程。2分常用的刷新方法有三种：（1）集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。1分（2）分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。1分（3）异步式：是集中式和分散式的折衷。1分3.答：相同点：均可扩大寻址范围，其有效地址都是形式地址加上寄存器的内容。2分不同点：（1）基址寻址有效地址为形式地址加上基址寄存器内容，变址寻址有效地址为形式地址加上变址寄存器内容。1分（2）基址寻址基址寄存器的内容由操作系统给定，在程序的执行过程中不变。变址寻址时变址寄存器的内容由用户给定，且在程序的执行过程中可变。1分（3）基址寻址用于多道程序的重定位，而变址寻址用于处理数组、字符串。1分4.答：（1）中断周期前是执行周期。1分（2）中断周期后是取指周期。1分（3）在中断周期，CPU应完成保存断点、将中断向量送PC和关中断等工作。3分说明：本题答案不唯一，意思正确，就可得分。四、 应用题（共5题，每题9分，共45分）参考答案及评分标准：1.解：（1）串行进位C1=d1+t1C01分C2=d2+t2C11分C3=d3+t3C21分C4=d4+t4C31分（2）并行进位C1=d1+t1C01分C2=d2+t2C1=d2+t2d1+t2t1C01分C3=d3+t3d2+t3t2d1+t3t2t1C01分C4=d4+t4d3+t4t3d2+t4t3t2d1+t4t3t2t1C01分其中：di=AiBi，ti=Ai+Bi1分2.解：（1）主机框图如下5分（2）STA M指令：PCMAR，MARMM，MMMDR，MDRIR，OP(IR)CU，Ad(IR)MAR，ACCMDR，MARMM，WR4分3.解：有效信息均为n=4位，假设有效信息用b4b3b2b1表示校验位位数k=3位，（2kn+k+1）2分设校验位分别为c1、c2、c3，则汉明码共4+3=7位1分校验位在汉明码中分别处于第1、2、4位，即：c1c2b4c3b3b2b12分c1=b4b3b11分c2=b4b2b11分c3=b3b2b11分当有效信息为1100时，c3c2c1=110，汉明码为0111100。1分4.解：根据总线时钟频率为100MHz，得1个时钟周期为1/100MHz=0.01s1分总线传输周期为0.01s4=0.04s2分由于总线宽度为32位=4B故总线数据传输率为4B/(0.04s)=100MBps2分若想提高一倍数据传输率，可以在不改变总线时钟频率的情况下，将数据总线的宽度改为64位，或者不改变数据总线宽度的情况下，将总线时钟频率提高至200MHz。4分5.解：执行一条指令的时间为：10ns+8ns+10ns+10ns+7ns=45ns串行执行12条指令所需时间为：45ns12=540ns2分流水线执行指令时，时钟周期为10ns1分在5段流水线上，执行12条指令共需：5+（12-1）=16个时钟周期1610ns=160ns2分故流水线的实际吞吐率为：12/160ns=0.075108条指令/秒2分流水线的加速比为：540ns/160ns=3.42分说明：1.结果正确表述方法不同不影响得分。五、 设计题(共1题，每题15分，共15分)参考答案及评分标准：1.解：（1）将十六进制地址范围写成二进制地址码。4分A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00000000000000000系统程序区8KB00011111111111110010000000000000用户程序区16KB00111111111111110100000000000000.01011111111111111111000000000000系统程序工作4KB1111111111111111（2）根据地址范围的容量及其在计算机系统中的作用，确定最小8KB系统程序区选择1片8K*8位ROM；与其相邻的16KB用户程序区选择2片8K*8位的RAM；最大4KB系统程序工作区选择1片4K*8位的RAM芯片。4分（3）分配CPU地址线：2分将CPU的低13位地址线A12A0与1片8K*8的ROM和2片8K*8的RAM芯片的地址线相连；将CPU低12位地址线A11A0与1片4K*8的RAM芯片的地址线相连，剩下的高位地址线与MREQ一起产生片选信号。（4）片选信号的形成5分将74138译码器的控制端G1接+5V，/G2A和/G2B接/MREQ，CPU的A15A14A13分别接在译码器的C