微机原理与接口技术-第5章ppt课件

2020/4/29,.,杭州电子科技大学自动化学院,微机原理与接口技术,2020/4/29,.,2,存储器分类随机存取存储器RAM只读存储器CPU与存储器的连接存储器空间的分配和使用,第五章存储器,内容提要,2020/4/29,.,3,本章学习目标,l掌握半导体存储器的分类、组成及组成部件的作用及工作原理、读/写操作的基本过程。l掌握SRAM、DRAM芯片的组成特点、工作过程、典型芯片的引脚信号、了解DRAM刷新的基本概念。l掌握半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。l了解Cache的基本概念、特点、在系统中的位置。,2020/4/29,.,4,5-1存储器分类,存储器是用来存放程序和数据的部件存储器的容量和存取速度是决定计算机性能的重要指标。存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强。,5-1存储器分类概述,2020/4/29,.,5,存储器的逻辑结构示意图,5-1存储器分类概述,2020/4/29,.,6,5-1存储器分类,按用途分类,按性质分类,2020/4/29,.,7,一、按用途分类：内部存储器、外部存储器1内部存储器内部存储器也称为内存，是主存储器。功能：用来存放当前正在使用的或经常使用的程序和数据。特点：快速存取、容量较小，CPU可以直接对它进行访问，一般是用半导体存储器件构成。容量大小：受到地址总线位数的限制8086系统，20条地址总线，可以寻址内存空间为1M字节；80386系统，32条地址总线，可以寻址4GB字节。存放内容：系统软件（系统引导程序、监控程序或者操作系统中的ROMBIOS等）以及当前要运行的应用软件。,5-1存储器分类,2020/4/29,.,8,2外部存储器外部存储器也称为外存，是辅助存储器。功能：用来存放相对来说不经常使用的程序或者数据或者需要长期保存的信息。特点：存取速度慢、容量大，可以保存和修改存储信息，CPU不直接对它进行访问，有专用的设备（硬盘驱动器、软驱、光驱等）来管理，一般外部存储器由磁表面存储器件构成。容量大小：不受限制存放内容：系统软件、应用软件、其他长期保存程序和数据。,5-1存储器分类,2020/4/29,.,9,3计算机程序和数据的存取1.由内存ROM中的引导程序启动系统；2.从外存中读取系统程序和应用程序，送到内存的RAM中，运行程序；3.程序运行的中间结果放在RAM中，(内存不够时也放在外存中)；4.程序结束时将最后结果存入外部存储器。,5-1存储器分类,2020/4/29,.,10,二、按性质分类：随机存取存储器、只读存储器1.RAM随机存取存储器（RandomAccessMemory）,5-1存储器分类,CPU能将数据随机地写入或读出RAM。断电所存数据全部丢失。通常所说的内存容量大小，是指RAM存储器的容量。SRAM-静态RAM(StaticRAM)：速度非常快，不断电内容不自动消失。集成度相对较低，功耗也较大，高速缓冲存储器(Cachememory)用它组成。DRAM-动态RAM(DynamicRAM)：DRAM的内容在10-3或l0-6秒之后自动消失，必须周期性的在内容消失之前进行刷新(Refresh)。集成度高，成本较低，耗电少，但需要刷新电路。DRAM运行速度较慢，SRAM比DRAM要快25倍，一般，PC机的标准存储器都采用DRAM组成。,2020/4/29,.,11,2.ROM只读存储器（ReadOnlyMemory）,5-1存储器分类,ROM存储器，程序和数据固化在芯片中，只能读出，不能写入，调电不丢失，通常存放操作系统的程序(BIOS)或用户固化的程序。按集成电路内部结构不同分三种：PROM(ProgrammableROM)EPROM(ErasablePROM)EEPROM(ElectricallyErasablePROM),2020/4/29,.,12,不同存储器芯片，存取速度不相同，因此在选择存储器芯片时要考虑几个方面：芯片位容量，它是表示存储功能的指标。存取时间，即访问存储器的时间。功耗：CMOS器件功耗低，速度慢；HMOS的存储器件在速度、功耗、容量方面进行了折衷。价格：存储器本身的价格、附加电路的价格存取周期,两次存储器访问所允许的最小时间间隔（单位ns）存取周期略大于存取时间.存储器带宽（数据传输速率）,单位时间里存储器所存取的信息量（单位位/秒）,5-1存储器分类,2020/4/29,.,13,金字塔结构：,5-1存储器分类,2020/4/29,.,14,一、静态随机存取存储器(SRAM)1静态RAM的构成：单元电路：（双极型器件或MOS器件构成）双极型器件构成的电路：存取速度快，但工艺复杂，集成度低，功耗大，较少使用；MOS器件构成的电路：通常由6个MOS管子组成的双稳态触发器电路，存储信息“0”或“1”，只要不掉电，“0”或“1”状态能一直保持，直到重新写入新的数据。读出操作后，原信息不变。静态RAM的特点：访问速度快，访问周期达2040ns；工作稳定，不需要进行刷新，外部电路简单；但基本存储单元所包含的管子数目较多，且功耗较大，适合在小容量存储器中使用。,5-2随机存取存储器RAM静态RAM,5-2随机存取存储器RAM,2020/4/29,.,15,2020/4/29,.,16,静态RAM存储器芯片内部结构：由地址译码器、存储矩阵、控制逻辑、三态数据缓冲器组成，如下图所示。,5-2随机存取存储器RAM静态RAM,2020/4/29,.,17,存储矩阵一块存储器芯片由基本存储单元构成矩阵；一个基本存储单元存放一位二进制信息。两种构成方式：字结构方式：一个字节的8位制作在一块芯片上，选中芯片可一次性读/写8位信息，封装时引线较多。例：1K的存储器芯片由1288组成，访问它要7根地址线和8根数据线。位结构方式：1个芯片内的基本单元作不同字的同一位，8位由8块芯片组成。优点是芯片封装时引线少。例：1K存储器芯片由10241组成，访问它要10根地址线和1根数据线。,5-2随机存取存储器RAM静态RAM,2020/4/29,.,18,地址译码器CPU读/写一个存储单元时：a.先将地址地址总线；b.高位地址译码后产生片选信号；c.低位地址存储器(地址译码器)译码选中所片内存储单元；d.最后在读/写信号控制下读出或写入。地址译码方式：线性译码、复合译码。如：如图5-2所示，l0241的位芯片。复合译码：A0A4到X译码器(行)，A5A9到Y译码器(列)。X和Y译码器各输出32根线，X和Y同时选中的单元为所访问的存储单元；线性译码：10根地址线输入到地址译码器后，有l024根输出线来选择存储单元。控制逻辑与三态数据缓冲器a.CPU的高位地址经译码后，送到逻辑控制器的CS端，产生片选信号，根据读写控制信号进行读/写操作。b.数据经三态数据缓冲器送到数据总线上或将数据写入存储器。,5-2随机存取存储器RAM静态RAM,2020/4/29,.,19,2.静态RAM的例子典型的静态RAM芯片：2114（1K4位）；6116（2K8位）；6264（8K8位）；62128（16K8位）；62256（32K8位）；其中，6264（8K8位）的芯片引脚图如右图所示。,5-2随机存取存储器RAM静态RAM,.,32K8位SRAM结构图（a）和逻辑图（b）,（a）,（b）,2020/4/29,.,21,5-2随机存取存储器RAM静态RAM,2020/4/29,.,22,二、动态随机存取存储器(DRAM)1动态RAM的构成单元电路动态RAM基本单元主要有：4管动态RAM、3管动态RAM、单管动态RAM。它们各有特点：4管动态RAM：使用管子多，使芯片容量小，但器件的读出过程就是刷新过程，不用为刷新而外部另加逻辑电路；3管动态RAM：所用管于少一点，但读/写数据线分开，读/写选择线也分开，要另加刷新电路；单管动态RAM：所用器件最少，但读出信号弱，要采用灵敏度高的读出放大器来完成读出功能。,5-2随机存取存储器RAM动态RAM,2020/4/29,.,23,5-2随机存取存储器RAM动态RAM,以单管动态RAM为例，其基本存储单元：如下图所示。一个晶体管一个电容,存储单元,(数据线),(单元线),.,3.3DRAM存储器,DRAM通常用作计算机的主存储器DRAM存储器的存储元是由一个MOS晶体管和电容器组成的记忆电路MOS管作为开关使用存储0或1由电容器上的电荷量来体现充满电荷代表存储了1没有电荷代表存储了0,.,一个DRAM存储元的写、读、刷新操作（1）,.,一个DRAM存储元的写、读、刷新操作（2）,.,一个DRAM存储元的写、读、刷新操作（3）,.,一个DRAM存储元的写、读、刷新操作（4）,2020/4/29,.,29,存储信息的原理：读操作：行地址译码使行选择信号为高电平行上管子T导通刷新放大器读取电容C上的电压值折合为“0”或“1”列地址译码使某列选通行和列均选通的基本存储单元允许驱动读出数据；写操作：行和列的选择信号为“l”基本存储单元被选中数据输入/输出线送来的信息通过刷新放大器和T管送到电容C数据写入存储单元；,5-2随机存取存储器RAM动态RAM,2020/4/29,.,30,特点：集成度高，成本低，耗电少。刷新和地址两次打入。由于DRAM是利用电容存储电荷保存信息的，电容通过MOS管的栅极和源极会缓慢放电而丢失信息，必须定时对电容充电，也称作刷新。为了提高集成度，减少引脚的封装数，DRAM的地址线分成行地址和列地址两部分，因此，在对存储器进行访问时，总是先由行地址选通信号RAS把行地址送入内部设置的行地址锁存器，再由列地址选通信号CAS把列地址送入列地址锁存器，并由读/写信号控制数据的读出或写入。,5-2随机存取存储器RAM动态RAM,2020/4/29,.,31,2动态RAM的刷新：刷新：把存储单元的数据读出，经过读放大器放大之后再写入，以保存电荷上的信息。原因：动态RAM都是利用电容存储电荷的原理来保存信息的，由于MOS管输入阻抗很高，存储的信息可以保存一段时间，但时间较长时电容会逐渐放电使信息丢失，所以动态RAM需要在预定的时间内不断进行刷新。注意：动态存储器的刷新是一行一行进行的。从上一次刷新结束到下一次对整个DRAM全部刷新一遍为止，这段时间间隔称为刷新周期。刷新方式有集中刷新方式和分散刷新方式两种。,5-2随机存取存储器RAM动态RAM,2020/4/29,.,32,集中式刷新,2020/4/29,.,33,分散式刷新,.,DRAM芯片的逻辑结构（2）,2020/4/29,.,35,5-2随机存取存储器RAM动态RAM,2020/4/29,.,36,DRAM控制器：CPU和DRAM之间的接口电路，把CPU的信号转换成适合DRAM芯片的信号，解决DRAM芯片地址两次打入和刷新控制等问题。DRAM控制器包括下列功能电路：地址多路器：把来自CPU的地址转换成行地址和列地址，分两次送到DRAM芯片，实现DRAM芯片地址的两次打入。刷新定时器：完成对DRAM芯片进行定时刷新的功能。刷新地址计数器：只用RAS的刷新操作，需要提供刷新地址计数器。对内部具有这种刷新地址计数器的芯片，可用CAS在RAS之前的刷新方式。仲裁电路：来自CPU的访问存储器的请求和来自刷新定时电路的剧新请求同时产生时，由仲裁电路对两者的优先权进行裁定。定时发生器：提供行地址选通信号RAS、列地址选通信号CAS和写信号WE，供DRAM芯片使用。,5-2随机存取存储器RAM动态RAM,2020/4/29,.,37,5-2随机存取存储器RAM动态RAM,典型的动态RAM控制器：8203芯片可配合DRAM2164工作；MB1430、MB1431支持1M位的DRAM芯片和8086、80286CPU;W4006AF支持16M位的DRAM芯片和80386CPU;,2020/4/29,.,38,5-2随机存取存储器RAM动态RAM,3动态RAM例子Intel2164是64Kl位的DRAM芯片，内部有4个128128基本存储电路矩阵，如右图所示。其中：A0A7：地址线WE：读/写控制线，WE=1为读出，WE=0为写入RAS：行选通信号CAS：列选通信号DIN：数据输入DOUT：数据输出Vcc：+5VGND：地,2020/4/29,.,39,2164片内有64K个地址单元，需要16条地址线寻址。采用行和列两部分地址，地址线只需8条。内部有地址锁存器，利用外接多路开关，先由RAS信号选通8位行地址并锁存。再由CAS信号选通8位列地址并锁存，16位地址选中64K存储单元之中一个。64K存储体有4个128128的存储矩阵，每个128128的存储矩阵，由7条行地址和7条列地址进行选择，再由1/4I/O门选中一个单元进行读写。刷新时由一个行地址同时对4个存储矩阵的同一行，即4128512个单元进行刷新。由WE控制数据的读或写，2164芯片无专门的片选信号，行选通信号可认为是片选信号。,5-2随机存取存储器RAM动态RAM,2020/4/29,.,40,5-2随机存取存储器RAM动态RAM,三、存储器的工作时序存储器对读周期的时序要求，如下图所示。,2020/4/29,.,41,5-2随机存取存储器RAM动态RAM,存储器对写周期的时序要求，如下图所示。,2020/4/29,.,42,5-2随机存取存储器RAM动态RAM,存储器读周期的时序,2020/4/29,.,43,5-2随机存取存储器RAM动态RAM,存储器写周期的时序,2020/4/29,.,44,四、高速缓冲存储器Cache当CPU进行第一次访问时，也把数据存到高速缓存区。之后，当CPU再次访问这一区域时，CPU就可以直接访问高速缓存区，而不需要再去访问低速主存储器。由于高速缓存器容量远小于低速大容量主存储器，所以它不可能包含后者的所有信息。高速缓存器设计的目标就是使CPU访问尽可能在高速缓存器中进行。,5-2随机存取存储器RAM高速缓存CACHE,2020/4/29,.,45,5-2随机存取存储器RAM高速缓存CACHE,高速缓冲存储器CACHE主要由硬件来实现，对程序员是透明的。,2020/4/29,.,46,特点：ROM存储器是将程序及数据固化在芯片中，数据只能读出，不能写入，也不会丢失，ROM中通常存储操作系统的程序(BIOS)或用户固化的程序。按信息写入方式分4种：掩膜型ROM：ROM中信息是在芯片制造是由厂家写入的，用户对这类芯片无法进行任何修改。(2)可编程只读存储器(PROM)：将设计的程序固化进去后，ROM内容不可更改。(3)可擦除可编程只读存储器(EPROM)：可编程固化程序，且在程序固化后可通过紫外光照擦除，以便重新固化新数据。(4)电可擦除可编程只读存储器(EEPROM)：可编程固化程序，并可利用电压来擦除芯片内容，以重新编程固化新数据。,5-3只读存储器ROM概述,5-3只读存储器ROM,2020/4/29,.,47,5-3只读存储器ROM掩膜型ROM,一、掩膜型ROM信息写入：ROM中的信息由厂家对芯片图形掩膜进行两次光刻而完成。构成：由二极管、双极型晶体管或MOS型晶体管构成。特点：集成度高；MOS型功耗小但速度较慢，而双极型速度较快但功耗较大；单个造价高，但批量便宜。,2020/4/29,.,48,5-3只读存储器ROMPROM,二、可编程ROM(PROM)信息写入：ROM中的信息可由用户编写，但只允许编程一次。构成：由二极管矩阵组成，出厂时，用可熔金属丝连接所有存储单元发射极，写入的过程是熔断丝烧断的过程，烧断的二极管代表“1”，因此信息只能写入一次。特点：造价与批量无关，但较贵。,2020/4/29,.,49,5-3只读存储器ROMEPROM,三、可编程可擦除ROM(EPROM)1.工作原理：(可多次写入)MOS管的栅极被SiO2包围，形成浮栅。当字线加正向电压时使管子导通，则ROM存储信息为“1”；编程写入时，浮栅注入大量电荷，使管子开启电压提高，既使加正向电压管子仍然截止，ROM存储信息为“0”。当浮栅受到紫外光照射时，电荷形成光电流而泄漏，电路回复初态。初态下所有位为“1”。,2020/4/29,.,50,5-3只读存储器ROMEPROM,2.EPROM例1：Intel2764,2020/4/29,.,51,5-3只读存储器ROMEPROM,Intel2764只读方式,2020/4/29,.,52,5-3只读存储器ROMEPROM,Intel2764编程方式,2020/4/29,.,53,5-3只读存储器ROMEEPROM,四种工作方式：读方式、编程方式、检验方式、备用方式。例：Intel2764的工作方式,2020/4/29,.,54,5-3只读存储器ROMEEPROM,四、电可编程可擦除ROM(EEPROM)信息写入：ROM中的信息可由用户用特定设备写入。四种工作方式：读方式、写方式、字节擦除方式、整体擦除方式。例：Intel2815的工作方式,2020/4/29,.,55,CPU与存储器的连接时应注意的问题存储器的地址选择存储器的数据线及控制线的连接,5-4CPU与存储器的连接概述,5-4CPU与存储器的连接,2020/4/29,.,56,CPU与存储器的连接时应注意的问题1CPU总线的带负载能力2CPU的时序和存储器存取速度之间的配合问题3存储器的地址分配与片选问题4控制信号的连接问题,5-4CPU与存储器的连接概述,2020/4/29,.,57,一、存储器的地址选择1线性选择方式2全译码选择方式3部分译码选择方式,5-4CPU与存储器的连接存储器的地址选择,2020/4/29,.,58,1.线性选择方式无论ROM或RAM芯片，芯片引脚都包括地址线，数据线，读/写控制线和片选CS线，只有片选信号CS有效时，才可能对该芯片进行操作。例5-1RAM芯片Intel6164容量为8K8位，用2片静态RAM芯片6164，组成l6K8位的存储器系统。地址选择的方式是将地址总线低13位(A12A0)并行地与存储器芯片的地址线相连，而CS端与高位地址线相连。（如图5-14所示）,5-4CPU与存储器的连接存储器的地址选择_线选,2020/4/29,.,59,5-4CPU与存储器的连接存储器的地址选择_线选,例51图,2020/4/29,.,60,为区分两不同的芯片，用A13A19中任一根地址线来控制，如图5-14所示，用A13来控制。A13为“0”选中#1芯片，A13为“1”选中#2芯片，此时#1芯片的段内地址为00001FFFH，#2芯片的地址为2000H3FFFH。图示：1：_0_2：_1_实际上，只要A130，A14A19为任意值都选中#1芯片，而只要A131，A14A19都选中#2芯片，所以地址是重叠的。在一个段(64K)中，地址重叠区有4个：4组地址可用于#1芯片寻址：00001FFFH，40005FFFH，80009FFFH，C000DFFFH4组地址可用于#2芯片寻址：20003FFFH，60007FFFH，A000BFFFH，E000FFFFH,5-4CPU与存储器的连接存储器的地址选择_线选,2020/4/29,.,61,采用线性控制方式时，地址重叠，而且用不同的地址线作选片控制，地址分配不同。若上例用Al4作控制线，则它们的基本地址是：#1芯片：00001FFFH#2芯片：40005FFFH图示：1：_0_2：_1_此时内存地址不连续。线性选择特点：方式简单，节省译码电路，但地址分配重叠，且地址空间不连续。在存储容量较小且不要求扩充的系统中，线性选择法是一种简单经济的方法。,5-4CPU与存储器的连接存储器的地址选择_线选,2020/4/29,.,62,2.全译码选择方式对全部地址总线进行译码，当有16根地址线时，可直接寻址64K字节单元。例5-2假设一个微机系统的RAM容量为4K字节，采用lK8的RAM芯片，安排在64K空间的最低4K位置，A9A0作为片内寻址，Al5A10译码后作为芯片寻址，如图6-15所示，则4K芯片占用的地址空间分别为：_第一组：地址范围为000003FFH第二组：地址范围为040007FFH第三组：地址范围为08000BFFH第四组：地址范围为0C000FFFH全译码方法特点：译码电路比较复杂，但所得的地址是唯一的连续的，并且便于内存扩充。,5-4CPU与存储器的连接存储器的地址选择_全译码,2020/4/29,.,63,5-4CPU与存储器的连接存储器的地址选择_全译码,2020/4/29,.,64,5-4CPU与存储器的连接存储器的地址选择_部分译码,3.部分译码选择方式部分译码选择方式是将高位地址线中的几位经过译码后作为片选控制，是线性选择法与全译码选择法的混合方式，通常采用3：8译码器74LSl38，其管脚图及真值表如下所示。,2020/4/29,.,65,5-4CPU与存储器的连接存储器的地址选择_部分译码,2020/4/29,.,66,5-4CPU与存储器的连接存储器的地址选择_部分译码,例5-3如果要设计一个8K8的存储器系统，采用2K8的RAM芯片4片，选用A10A0作为片内寻址，用A13A11作为74LSl38的译码输入，利用输出端Y0Y3作为片选信号，其地址分配为：第一片：000007FFH(Y0:_000_)第二片：08000FFFH(Y1:_001_)第三片：100017FFH(Y2:_010_)第四片：18001FFFH(Y3:_011_)在存储器的一段(64K)内，A14和A15可以任意选择，所以地址仍有重叠区。图示：_CBA_,2020/4/29,.,67,5-4CPU与存储器的连接存储器的地址选择_部分译码,若利用输出端Y4Y7作为片选信号，4片RAM芯片的地址分配又不同，分别为：第一片：200027FFH(Y4:_100_)第二片：28002FFFH(Y5:_101_)第三片：300037FFH(Y6:_110_)第四片：38003FFFH(Y7:_111_)部分译码方式的特点：可寻址空间比线性选择范围大，比全译码选择方式的地址空间要小。部分译码方式的译码器比较简单，但地址扩展受到一定的限制，并且出现地址重叠区。使用不同信号作片选控制信号时，它们的地址分配也将不同，此方式经常应用在设计较小的微型计算机系统中。,2020/4/29,.,68,5-4CPU与存储器的连接存储器的地址选择,总之，CPU与存储器相连时：将低位地址线连到存储器所有芯片的地址线上，实现片内选址。将高位地址线单独选用(线选法)或经过译码器(部分译码或全译码)译码输出控制芯片的片选端，以实现芯片间寻址。连接时要注意地址分布及重叠区。,2020/4/29,.,69,5-4CPU与存储器的连接存储器的数据线及控制线的连接,二、存储器的数据线及控制线的连接与8086CPU相连的存储器，由2个512K字节的存储体组成：低位(偶地址)存储体和高位(奇地址)存储体。用A0和BHE信号分别来选择两