EDA技术课程设计题目与任务

五课程设计题目与内容1电子秒表设计内容及要求完成具有多计数功能的秒表，并可将结果逐一显示在7段数码管上，具体要求如下（1）输入时钟10KHZ，采用ALTERAEP1C6Q240C8FPGA；（2）异步、同步复位，计时精度1MS，最大计时240秒；（3）至少对6个目标计时，并可显示于7段数码管，格式为XXXYYY，秒为单位；（4）计时值可逐一顺序回显；（5）按下一次终止键完成一个对象的计时，计时间隔小于最大计时值；（6）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人共同进行电路和验证方案设计，1人仿真，另1人FPGA实现2AVALON总线从接口设计内容及要求实现ALTERA的NIOSIICPU外部总线接口电路，完成存储器的读写操作。（1）CPU采用ALTERANIOS；（2）接口电路采用同步操作，注意时钟的选择；（3）寻址空间0X80000X8FFFF，数据总线宽度8比特；（4）存储器的种类为寄存器即可，具有读写功能；（5）AVALON总线接口为SLAVE；（6）下载验证时要和CPU一同实现相应的功能，软件进行读写操作。进度安排本课程设计持续10天，其中最后一天（依例周5）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的仿真；第89天约束设计，与CPU集成综合、下载，用C语言实现操作，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人共同进行电路和验证方案设计，1人逻辑电路设计与仿真，另1人系统集成及软件代码设计3可控脉冲发生器内容及要求实现周期、占空比均可调的脉冲发生器。（1）采用1KHZ的工作时钟；（2）脉冲周期05S6S，占空比1090；（3）可初始化周期25S，占空比50；进度安排本课程设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并进行代码的仿真；第89天完成仿真，约束设计，综合、下载，验证设计，指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人48BIT序列检测器内容及要求完成从2BIT输入码流中检测特定8BIT数据的电路，具体要求如下（1）输入2BIT码流，MSB在前，4个周期的数据组成一个结构化字节；（2）检测序列0X7E；（3）成功检测到特定序列后，点亮一个LED；（4）操作中采用开关作为数据输入，按键作为有效数据指示信号；（5）工作时钟选择1K即可；（6）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人5出租车计价器电路内容及要求完成简易出租车计价器设计，选做停车等待计价功能。（1）起步8元/3公里，此后1元/550米；（2）里程指示信号为每前进50米一个高电平脉冲，上升沿有效；（3）工作时钟1KHZ；（4）前进里程开始之前显示价钱，精确到01元；（5）停车后，显示价钱和精确到100米的里程；（6）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人共同进行电路和验证方案设计，1人仿真，另1人FPGA实现6数码锁设计内容及要求完成一简易密码锁的设计，实现8位密码的设定与开锁。（1）4X4的键盘进行密码输入，由左到右、由上到下的顺序1/2/3/4，5/6/7/8，/9/0/；（2）密码初始值为55555555；开锁方式XXXXXXXX（X代表密码数字，位数大于等于1位小于等于8位）；密码设定方式YYYYYYYYYYYYYYYY（Y旧密码，输入两次，正确时数码管有提示），然后输入XXXXXXXXXXXXXXXXXXXXXXXX（X为新密码，连续3次，正确/错误时有提示）；（3）工作时钟1KHZ；连续6次输错密码则锁死，只有重启电路；连续3次错误点亮警报灯，1次正确点亮指示灯；（4）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人共同进行电路和验证方案设计，1人仿真，另1人FPGA实现77分频时钟产生电路内容及要求完成7分频电路。（1）将输入时钟进行7分频；（2）工作时钟1HZ；（3）分频信号点亮LED，工作时钟07计数显示于数码管；（4）复位时分频信号无输出；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人，题目简单，成绩受限。8简易交通灯控制电路内容及要求完成简单十字路口直行的交通灯控制电路设计。（1）十字路口，南北方向红黄绿为20S5S40S且可调；（2）工作时钟10HZ；（3）各个方向的红黄绿等可用3个单色灯替代；（4）选做黄灯1HZ闪烁；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人共同进行电路和验证方案设计，1人仿真，另1人FPGA实现9同步FIFO的设计内容及要求完成4BIT宽、256深的同步FIFO。（1）用开关作为输入数据，按键作为数据有效指示或者写信号；（2）数码管作为输出，按键作为读信号；（3）满、空指示驱动LED；（4）工作时钟100K即可；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人共同进行电路和验证方案设计，1人仿真，另1人FPGA实现108位移位寄存器设计内容及要求完成8比特双向移位寄存器的设计。（1）并入串出时用开关作为输入数据，按键作为数据有效指示或者写信号，LED作为串行输出数据；（2）串入并出时单个开关配合按键做输入，2数码管作输出；（3）键盘作为串入并出/并入串出、左移/右移控制；（4）工作时钟100HZ即可；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人，题目简单，成绩受限118人抢答电路设计内容及要求完成8人抢答电路设计。（1）按键用作抢答输入，顺序编号18；（2）数码管显示抢答得胜的号码；（3）由控制信号决定新一轮抢答的开始；（4）工作时钟100HZ即可；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人127人表决电路设计内容及要求完成7人表决电路设计，LED灯表示通过、否决。（1）开关表示赞成与否，18编号（1赞成）；（2）LED显示表决的结果；（3）数码管分别显示赞成、否决的人数；（4）工作时钟100HZ即可；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人13拔河游戏电路设计内容及要求设计拔河游戏电路，用按键与LED表示输入与输出。（1）初始时，16个LED中间的两个点亮，然后游戏双方不停按动按键，点亮的两个LED向按动按键慢的一方移动；（2）每按动一下按键，LED向对方移动一格；（3）只要LED移动到头，游戏结束；（4）工作时钟100HZ即可；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人共同进行电路和验证方案设计，1人仿真，另1人FPGA实现14乒乓球游戏电路设计内容及要求设计乒乓球游戏电路，用按键与LED表示输入与输出。（1）初始时，8个LED最边上的点亮，按下键表示发球，亮的灯依次向对方移动，当到达顶头时01S内对方必须按下按键表示接球，否则输球；（2）接球后LED灯向对方移动，LED没有到顶头时就按下按键犯规；（3）输球或者犯规，游戏结束；（4）工作时钟100HZ即可；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限12人共同进行电路和验证方案设计，1人仿真，另1人FPGA实现15曼彻斯特编码电路设计内容及要求串行NRZ码输入，MANCHESTER码输出的编码器。（1）NRZ码字按照编码规则编码；（2）2X时钟输入，在内部进行分频；（3）设计合适的验证方法；（4）工作时钟10KHZ即可；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人16排队电路设计内容及要求单窗口排队机电路，给每个新来者编号，并计算队伍长度。（1）进队、离队两个信号作为输入，当前服务号码和队长各由4个数码管显示；（2）初始时队长0，进队号码由1顺序递增，输出编号；（3）有人入队，长度加，有人离队长度减；（4）工作时钟适当即可；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人17脉冲检测电路设计（课堂已讲解，本次不选）内容及要求探测高电平脉冲，给出1BIT指示信号。（1）采用按键模拟输入脉冲，宽度不定；（2）LED作为检测输出，输出1BIT宽；（3）电路可以异步复位；（4）工作时钟1HZ；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人，题目简单，成绩受限18以太网帧头检测电路设计（样本示例，本题目弃选）内容及要求检测MII接口的以太网帧头，保存ICMP（PING指令）包一个。（1）接收以太网物理芯片传来的4BIT无结构数据，探测帧头，恢复数据结构；（2）输入数据时钟采用PHY的时钟；（3）将ICMP数据保存，逐字（2字节）写到数码管；（4）使用RAM或寄存器保存数据；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第13天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第46天完成设计与验证方案，经指导老师验收后进入模块电路设计；第78天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第9天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限3人，视条件选作19简易频率计电路设计内容及要求检测12M以下的频率并将结果显示在数码管上。（1）采用系统的最高输入时钟48M；（2）8个数码管显示频率值，最低两位小数位，没有小数点；（3）最高检测频率受限，自行计算；（4）复位后输出为0；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人20算术计算器电路设计内容及要求实现一位十进制数的加减乘除元算，结果显示在数码管上。（1）键盘作为运算数据输入；（2）不同位置的按键代表运算符；（3）2个数码管显示运算结果；（4）支持连续运算；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人21日历电路设计内容及要求显示年、月、日或者时、分、秒的日历电路，精度MS。（1）两种模式年月日或者时分秒，数码管显示；（2）年月日、时分秒均递增可调；（3）闰月自动调整选做；（4）工作时钟适当即可；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人22串并变换电路（课堂已讲解，本次不选）内容及要求将带有MSB指示的串行数据变换成16BIT并行数据并伴随有效相位指示。（1）两个输入信号，一是数据串入，一是MSB相位IE指示，高电平有效；（2）输入信号为持续码流，相位指示信号为周期信号；（3）输出2字节显示于数码管；（4）工作时钟适当即可；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人，成绩视硬件电路而定23异步FIFO设计内容及要求实现完全异步的数据之间转换，宽8位，深256。（1）采用双口同步RAM实现；（2）FULL/EMPTY/ALMOST_FULL/ALMOST_EMPTY输出信号点亮LED；（3）数据来自内部的序列发生器；（4）工作时钟适当即可；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人24电梯控制器电路设计内容及要求设计智能电梯运行控制电路，板级验证用按键/开关与数码管/LED表示输入与输出。（1）楼层4层；（2）梯内显示当前楼层、梯外各层显示当前电梯所在楼层；（3）1层只有向上按钮，4层只有向下按钮，其余各层均有上下按钮；（4）电梯具有锁定功能（梯内）；（5）超重/超员报警（电路有空载、超重、乘客入梯指示输入）；（6）采用ALTERA的CYCLONE器件，目标板SOC实验室开发板；（7）设计相应的调度算法，使运营成本最低；（8）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、后仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人25LCD模块接口电路设计内容及要求实现NIOSII驱动240X128LCD显示。（1）T6963C控制器，显示模块与CPU的接口采用标准的8位微处理器接口，即D0D7、NRD、NWR、NCE以及C/D信号，当C/D为1时，选中指令通道，数据总线上的数据均为指令；当C/D为0时，选中数据通道，数据总线上的数据为写入LCD或读出的有效数据。8BIT输入，串行输出，伴有串行信号MSB指示；（2）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成软件、硬件代码的初步仿真调试；第89天代码调试正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人2674LS147内部功能电路设计内容及要求（1）完成74LS147内部功能电路；（2）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人2774LS190内部功能电路设计内容及要求（1）74LS190内部功能电路设计；（2）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人2874LS161内部功能电路设计内容及要求（1）74LS161内部功能电路设计；（2）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人2974LS191内部功能电路设计内容及要求（1）74LS191内部功能电路设计；（2）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人30音频信号存储与播放内容及要求（1）4096S音频信号，8KA/D转换为8BIT数据，共32768字节，存储播放；（2）音频数据自行解决，可采用语音传感器采集；（3）扬声器播放；（4）可以部分播放，时长可控；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人31并串变换（课堂已讲解，本次不选）内容及要求实现并行数据于串行数据的变换。（1）8BIT输入，串行输出，伴有串行信号MSB指示（2）数据不连续，开关模拟输入；（3）LED模拟输出；（4）工作时钟1HZ；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人3274LS169计数器功能模块内容及要求（1）74LS169计数器功能模块；（2）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人33直流电机转速控制内容及要求（1）简单的直流电机闭环控制装置，要求电机的转速可以手动设置，然后通过调节PWM输出，使电机的转速逐步逼近用户设定的转速值；（2）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人3430进制计数器（已删除）内容及要求设计一30进制计数器，输出计数值。（1）采用系统的1K输入时钟，内部分频至2HZ作为计数时钟；（2）2个数码管显示计数值；（3）可复位为0、置位为16；（4）进位位点LED灯；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人，题目简单，成绩受限35输入脉冲宽度测量内容及要求脉冲宽度测量电路，输出脉冲持续时间。（1）采用系统的1M输入时钟作为测量基准；（2）输入高电平脉冲，异步于时钟；（3）数码管显示当前脉冲的持续时间，可复位为0；（4）记忆至少3个测量值，靠按键回显；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人，题目简单，成绩受限36可控信号延时电路内容及要求对输入信号进行延时输出，延时量由输入控制量决定。（1）4BIT数据，8BIT延时控制量，最大延时256个时钟，最小1个时钟；（2）采用的存储方式任意；（3）要求精确延时，不得采用CPURAM的方式；（4）时钟、数据靠手动输入，数据显示于数码管；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人37简单除7操作电路内容及要求对串行输入信号除以7运算，显示结果。（1）串行数据输入，有起始指示，数据长度不定；（2）内部完成除以7的操作，不得采用IP单元；（3）采用IP验证，商值和余数值验证结果分别点灯；（4）数码管显示当前的商值和余数值；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人38TCP数据报提取电路内容及要求对输入8BITIP数据提取TCP数据报报文，保存在存储器中。（1）8BIT数据输入，IP报文数据结构，突发模式数据；（2）由输入数据流中提取TCP报文；（3）IP报文结构参照相应的IETF文档；（4）单时钟设计；（5）条件允许的话硬件验证；（6）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限3人39自动售货机电路（课堂已讲解，本次不选）内容及要求设计自动售货机电路，要求如下（1）待售物品价格1元、2元、3元、五元；（2）只接受1元、5元、10元币值；（3）机内存有1元零钱无限；（4）投入钱币之前认为售货机为空闲状态；投入钱币后需要按下物品标签吐出商品；（5）自动找零；（6）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人40ISA总线寄存器接口设计内容及要求ISA总线接口电路，数据总线8BIT，寻址空间00X4100，完成对寄存器/SRAM的读写操作即可。（1）异步SRAM寻址空间4K，04095；（2）寄存器寻址40964100，寄存器由DFF构成，其中4096读取的内容由外部接口送入，与写数据不同；（3）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人41计时器电路设计（课堂已讲解，成绩受限）内容及要求设计时、分、秒计时器电路，数码管显示输出。（1）输入10K精准时钟；（2）具有时、分、秒计时功能，24小时制；（3）时分秒均可手动调整校正；（4）计时信息有6个数码管显示输出，格式HHMMSS；或者8个数码管显示输出，格式HHMMSS；（5）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限1人42I2C主模式电路设计内容及要求I2C协议主模式数据收发。（1）实现I2C协议主模式下信息传送；（2）每次启动传送完成16比特数据的传输；（3）待发送数据16BIT格式，接收数据整理成16BIT格式；（4）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人43I2C从模式电路设计内容及要求I2C协议从模式数据收发。（1）实现I2C协议从模式下信息传送；（2）每次启动传送完成32比特数据的传输；（3）待发送数据32BIT格式，接收数据整理成32BIT格式；（4）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人448051外部寄存器接口电路设计（课堂已讲，弃选）内容及要求8051单片机外部总线接口电路，实现对外部寄存器的操作。（1）低8位地址与8BIT数据总线复用，由ALE信号区分地址；（2）外部寄存器寻址空间0X3F00X3FF；（3）设计时钟与MCU接口信号异步，频率为MCU时钟4倍；（4）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人458X8LED点阵数字显示电路内容及要求用8X8LED点阵实现简单自负的显示。（1）LED共阳方式；（2）采用扫描的方式显示信息，信息内容可存于文件；（3）显示方式自动滚动或者手动选择；（4）完成全部流程设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。进度安排本设计持续10天，其中最后一天（依例周五）为答辩时间。第12天讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第34天完成设计与验证方案，经指导老师验收后进入模块电路设计；第57天完成模块电路设计，进行代码输入，并完成代码的初步仿真；第89天代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10天验收合格后进行答辩。选题限2人468BIT奇偶校验电路设计内容及要求对输入的8BIT数据进行奇偶校验，输出校验位。（1）输入为串行信号，有MSB指示；输出为并行9BIT数据（含校验位），有1BIT宽指示信号；（2）时钟与数