基于VHDL智能交通灯控制系统的设计20说明书

摘要I摘要EDA技术的一个重要特征就是使用硬件描述语言HDL来完成系统的设计文件，应用VHDL的数字电路实验降低了数字系统的设计难度,这在电子设计领域已得到设计者的广泛采用。本设计就是针对交通信号灯控制器的设计问题，提出了基于VHDL语言的交通信号灯系统的硬件实现方法。通过对系统进行结构分析，采用了层次化的设计方法，给出了各个模块的VHDL程序，并且利用QUARTUS对应用程序进行了仿真，并给出了相应的仿真结果。通过电路优化设计,可以使用规模更小的可编程逻辑芯片,从而降低系统成本。关键词交通信号灯；VHDL；仿真ABSTRACTIIABSTRACTONEIMPORTANTCHARACTERISTICOFTHEEDAISTHATTHEDESIGNDOCUMENTSSHOULDBECOMPLETEDBYTHEHDL,THEDIGITALCIRCUITEXPERIMENTUTILIZEDVERYHIGHSPEEDINTEGRATEDCIRCUITHARDWAREDESCRIPTIONLANGUAGEVHDLMAYREDUCETHEDIFFICULTIESOFDIGITALSYSTEMDESIGNING,ANDITISWIDELYUSEDBYELECTRONICDESIGNERNOWAIMINGATTHEDESIGNPROBLEMOFTRAFFICLIGHTCONTROLLER,THISPAPERPUTSFORWARDAHARDWAREREALIZATIONMETHODOFTRAFFICLIGHTSYSTEMWITHVHDLBYANALYZINGTHEARCHITECTUREOFSYSTEM,ITGIVESTHEPROGRAMOFEACHMODULEWITHVHDLUSINGHIERARCHICALDESIGNMEANSITALSOGIVESTHESIMULATIONRESULTSBYQUARTUSOPTIMIZESTHEDESIGNTHROUGHTHEELECTRICCIRCUIT,MAYUSETHESCALESMALLERPROGRAMMABLELOGICCHIP,THUSREDUCESTHESYSTEMCOSTKEYWORDSTREETTRAFFICCONTROLLIGHTSVHDLSIMULATION目录III目录第1章引言1第2章EDA技术概述221EDA技术及其发展222EDA与传统电子设计方法的比较223EDA的工程设计流程2第3章可编程技术简介431可编程逻辑器件概述432FPGA/CPLD概述433硬件描述语言介绍534选择VHDL硬件描述语言设计的优势635软件开发工具QUARTUSII简介6第4章智能交通控制系统的设计841系统功能分析842系统结构设计943系统程序实现10431分频计数电路10432交通信号控制器电路12433动态数码管扫描电路1543419435建立程序包22436连接各个模块23437状态机的优势2444仿真及仿真结果分析结束语26参考文献27致谢28附录291时钟发生电路程序代码29目录IV2计数秒数选择电路程序代码313倒计时控制电路程序代码324红绿灯信号控制电路程序代码345连接各个模块的程序代码38外文资料原文41翻译文稿55第1章引言1第1章引言不同的城市存在着不同的城市问题，但其中有一个共同的问题就是城市交通。在交叉路口如何解决混合交通流中的相互影响，就是解决问题的关键所在随着我国经济的稳步发展，人民生活水平的日渐提高，越来越多的汽车进入寻常百姓的家庭，再加上政府大力地发展公交、出租车行业，道路上的车辆越来越多，使得城市的交通成为了一个主要的问题。严重的拥堵现象，逐渐恶化的城市环境，都给广大市民带来了许多困扰。要解决这些问题不仅要求道路越来越宽阔，而且更需要有新的交通管理模式出台。实现路口交通灯系统的控制方法很多，可以用标准逻辑器件、可编程序控制器PLC、单片机等方案来实现。但是这些控制方法的功能修改及调试都需要硬件电路的支持，在一定程度上增加了功能修改及系统调试的困难。交通系统未来的发展趋势就是要提高通行能力，加强环境保护，开展智能化运输和环保专项技术的研究，并且要做到以人为本，重点开展交通安全技术的研究，在这个过程中要确定经济合理的目标，促进新材料的广泛应用和开发。EDA技术是用于电子产品设计中比较先进的技术，可以代替设计者完成电子系统设计中的大部分工作，而且可以直接从程序中修改错误及系统功能而不需要硬件电路的支持，既缩短了研发周期，又大大节约了成本，受到了电子工程师的青睐。因此，本设计中采用EDA技术，应用目前广泛应用的VHDL硬件电路描述语言，实现交通灯系统控制器的设计，利用QUARTUS集成开发环境进行综合、仿真，完成系统的控制作用。2第2章EDA技术概述21EDA技术及其发展现代电子设计技术的核心是EDA（ELECTRONICDESIGNAUTOMATION）技术。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL（HARDWAREDESCRIPTIONLANGUAGE）为系统逻辑描述手段完成的设计文件，它能自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合（布局布线），以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA技术使得设计者的工作仅限于利用软件的方式，即利用硬件描述语言和EDA软件来完成对系统硬件功能的实现。利用EDA技术特指IES/ASIC自动设计技术进行电子系统的设计，具有以下几个特点用软件的方式设计硬件；用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的；设计过程中可用有关软件进行各种仿真；系统可现场编程，在线升级；整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。因此，EDA技术是现代电子设计的发展趋势。EDA技术在进入21世纪后，得到了更大的发展。在仿真和设计两方面支持标准硬件描述语言的功能越来越强大，软硬件技术也进一步得到了融合，在电子行业的产业领域、技术领域和设计应用领域得到了进一步的肯定，使得复杂电子系统的设计和验证趋于简单化。22EDA与传统电子设计方法的比较与传统的电子设计方法相比，EDA技术对于复杂电路的设计和调试都比较简单，如果某一过程存在错误，查找和修改起来比较方便，而且EDA技术的可移植性很强。23EDA的工程设计流程假设我们需要建造一栋楼房，第一，我们需要进行“建筑设计”用各种设第2章EDA技术概述3计图纸把我们的建筑设想表示出来；第二，我们要进行“建筑预算”根据投资规模、拟建楼房的结构及有关建房的经验数据等计算需要多少基本的建筑材料如砖、水泥、预制块、门、窗户等；第三，根据建筑设计和建筑预算进行“施工设计”这些砖、水泥、预制块、门、窗户等具体砌在房子的什么部位，相互之间怎样连接；第四，根据施工图进行“建筑施工”将这些砖、水泥、预制块、门、窗户等按照规定施工建成一栋楼房；最后，施工完毕后，还要进行“建筑验收”检验所建楼房是否符合设计要求。同时，在整个建设过程中，我们可能需要做出某些“建筑模型”或进行某些“建筑实验”。那么，对于目标器件为FPGA和CPLD的VHD设计，其工程设计步骤如何呢EDA的工程设计流程与上面所描述的基建流程类似第一需要进行“源程序的编辑和编译”用一定的逻辑表达手段将设计表达出来；第二要进行“逻辑综合”将用一定的逻辑表达手段表达出来的设计，经过一系列的操作，分解成一系列的基本逻辑电路及对应关系电路分解；第三要进行“目标器件的布线/适配”在选定的目标器件中建立这些基本逻辑电路及对应关系逻辑实现；第四，目标器件的编程/下载将前面的软件设计经过编程变成具体的设计系统物理实现；最后，要进行硬件仿真/硬件测试验证所设计的系统是否符合设计要求。同时，在设计过程中要进行有关“仿真”模拟有关设计结果与设计构想是否相符。综上所述，EDA的工程设计的基本流程如图21所示图21EDA工程设计硬件测试测试电路仿真器功能仿真行为仿真时序仿真VHDL仿真器门级时序仿真功能仿真编程、下载编程器/下载电缆VHDL/ERILOG网表熔丝图、SRAM文件、自动优化、布局、布线/适配FPGA/CLD布线适配器EDIF,XNVHL网表文件VHDL源程序逻辑综合、优化VHDL综合器生成源程序图形编辑器文本编辑器4第3章可编程技术简介31可编程逻辑器件概述可编程逻辑器件简称PLD是允许用户编程（配置）实现所需逻辑功能的电路，一般可利用计算机辅助设计，即用原理图、状态机、硬件描述语言（VHDL）等方法来表示设计思想，经过一系列编译或装换程序，生成相应的目标文件，再由编程器或下载电缆将设计文件配置到目标器件中，这时的可编程逻辑器件就可作为满足用户需求的专用集成电路使用了。可编程逻辑器件，不仅速度快、集成度高，并且能随心所欲地完成用户定义的逻辑功能，还可以加密和重新编程，其编程次数最大可达1万次以上。使用可编程逻辑器件可以大大简化硬件系统、降低成本、提高系统的可靠性、灵活性和保密性。PLD的出现，打破了由中小规模通用型集成电路和大规模专用集成电路垄断的局面，在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到广泛应用，可以预见，不久的将来，PLD将在集成电路市场占统治地位。32FPGA/CPLD概述FPGA（现场可编程门阵列）和CPLD（复杂可编程逻辑器件）都是可编程逻辑器件，他们是在PAL,GAL等逻辑器件的基础上发展起来的。同以往的PAL,GAL相比较，FPGA/CPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。这样的FPGA/CPLD实际上就是一个子系统部件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。比较典型的就是ALTERA公司和XILINX公司的CPLD器件系列和FPGA器件系列，他们开发较早，占用了较大的PLD市场。对用户而言，虽然FPGA/CPLD的内部结构稍有不同，但其用法都一样，所以大多数情况下，不加以区分。FPGA/CPLD芯片都是特殊的ASIC芯片，除了具有ASIC的特点外，还具有以下几个优点第3章可编程技术简介51随着VLSI（VERYLARGESCALEIC,超大集成电路）工艺的不断提高单一芯片内部可以容纳上百万个晶体管，FPGA/CPLD芯片的规模也越来越大，其单片逻辑门数已达到上百万门，它所实现的功能也越来越强，同时也可以实现系统集成，即片上系统SOC2FPGA/CPLD芯片在出厂之前都做过百分之百的测试，不需要设计人员承担芯片风险和费用，设计人员只需在自己的实验室就可以通过相关的软硬件环境来完成芯片的最终功能设计。所以，FPGA/CPLD的资金投入就小，减少了潜在的花费。3用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同的功能。FPGA/CPLD软件包中有各种输入工具和仿真工具，及版图设计工具和编程器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、优化。仿真，直至最后芯片的制作。当电路有少量的改动，更能显示FPGA/CPLD的优势。电路设计人员在使用FPGA/CPLD进行电路设计时，不需要具有专门的IC（集成电路）深层次的知识，FPGA/CPLD软件易学易用，能使设计人员更能集中精力进行电路设计，快速将产品推向市场。4在线可编程技术（ISP）使得使用FPGA/CPLD的产品可以做到远程升级。33硬件描述语言介绍常用的硬件描述语言有VHDL、VERILOG、ABEL。VHDL作为IEEE的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言。VERILOG支持的EDA工具较多，适用于RTL级和门电路级的描述，其综合过程较VHDL稍简单，但其在高级描述方面不如VHDL。ABEL一种支持各种不同输入方式的HDL，被广泛用于各种可编程逻辑器件的逻辑功能设计，由于其语言描述的独立性，因而适用于各种不同规模的可编程器件的设计。有专家认为，在新世纪中，VHDL与VERILOG语言将承担几乎全部的数字系统设计任务。634选择VHDL硬件描述语言设计的优势首先，简单地介绍一下什么是VHDL硬件描述语言。VHDL的英文全称是VHSIC（VERYHIGHSPEEDINTEGRATEDCIRCUIT）HARDWAREDESCRIPTIONLANGUAGE。是EDA设计中使用最多的语言之一，它具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大地简化了硬件设计任务，提高了设计效率和可靠性。其次，这次设计选用VHDL硬件描述语言的优势就在于传统的用原理图设计电路的方法具有直观形象的优点，但如果所设计系统的规模比较大，或者设计软件不能提供设计者所需的库单元时，这种方法就显得很受限制了。而且用原理图表示的设计，通用性、可移植性也比较弱，所以在现代的设计中，越来越多地采用了基于硬件描述语言的设计方式。利用硬件描述语言来设计电路，使探测各种设计方案变成一件很容易的事，因为只需要对描述语言进行修改，这比更改电路原理图要容易实现得多。35软件开发工具QUARTUSII简介ALTERA的QUARTUSII设计软件提供了完整的多平台设计环境，它可以轻易满足各种特定设计的需要，也是单芯片可编程系统SOPC设计的综合性环境和SOPC开发的基本设计工具，并为ALTERADSP开发包进行系统模型设计提供了集成综合环境。QUARTUSII设计工具完全支持VHDL、VERILOG的设计流程，其内部嵌有VHDL、VERILOG逻辑综合器。QUARTUSII包括模块化的编译器。编译器包括的功能模块有分析/综合器（ANALYSISSYNTHESIS）、适配器（FITTER）、装配器ASSEMBLER、时序分析器TIMINGANALYZER、设计辅助模块DESIGNASSISTANT等。可以通过选择STARTCOMPILATION（PROCESSING菜单）来运行所有的编译器模块。若要单独运行各个模块，可以通过选择START（PROCESSING菜单），然后从START子菜单中为模块选择相应的指令。此外，还可以通过选择COMPILERTOOL（TOOLS菜单）并在COMPILERTOOL窗口中运行该模块来启动编译器模块。在COMPILERTOOL窗口中，可以打开该模块的设置文件或报告文件，还可以打开其它相关窗口。QUARTUSII支持层次化的设计，可以在一个新的编辑输入环境中对使用不同输第3章可编程技术简介7入设计方式完成的模块进行调试，从而解决原理图与HDL混合输入设计的问题。在设计输入之后，QUARTUSII的编译器将给出设计输入的错误报告。可以使用QUARTUSII带有的RTLVIEWER观察综合后的RTL图。设计输入综合或编译适配器件下载图形或HDL编译ANALYSISSYNTHESIS（分析与综合）FITTER（适配器）ASSEMBLER（编程文件汇编）编程器TIMINGANALYZER（时序分析器）仿真图31QUARTUSII设计流程上图显示的是QUARTUSII编译设计主控界面，显示了QUARTUSII自动设计的各主要处理环节和设计流程，包括设计输入编辑、设计分析与综合、适配、编译文件汇编（装配）、时序参数提取以及编程下载几个步骤。8第4章智能交通控制系统的设计41系统功能分析在交通信号灯的设计中，外部硬件电路方面主要包括两组红绿灯、两组LED显示器（见图1，说明图1中只画出了东西、南北方向的红绿灯及南北方向的LED显示器，东西方向的LED显示器与南北方向的相同）。软件方面包括（1）电路合成模块的概念将交通灯信号系统划分成若干个小电路，编写每一个模块的VHDL程序代码，并将各个小电路相连接。这样可以增加程序的调试速度，同时也能够将工作细分，以提高编程速度（见图2）LED显示器红黄绿信号灯红黄绿信号灯图41十字路口示意图北（主）东（支）北南第4章交通灯控制系统的设计91KHZ1HZ支干道车辆检测1KHZ图42交通信号灯系统结构图42系统结构设计由交通信号灯控制系统的功能可知，该系统由3个子电路组成，如图2所示，其中包括1分频计数器电路；2交通信号控制器电路；3动态数码管扫描电路。由图2可以看出系统大体的工作程序是首先由时钟发生电路产生稳定的时CLK分频计数器模块动态数码管扫描模块交通信号灯交通信号控制器模块CARLED显示LED显示10钟信号，为下面三个子电路提供同步工作信号。接收到时钟信号的红绿灯信号控制电路开始工作，并将产生的重新计数的输出使能控制信号发送给计数秒数选择电路和倒计时控制电路，同时还会将目前电路产生的状态信号发送给前者。接收到重新计数的信号后计数秒数选择电路就会负责产生计数器所需要的计数值，并将这一数值发送给倒计时控制电路，由它利用发光二极管显示倒计时的状态。当计数器计时完毕，倒计时控制器就会负责产生一个脉冲信号发送给红绿灯信号控制电路进入下一个状态，之后循环这一过程。43系统程序实现431分频计数电路在红绿灯交通信号系统中，大多数的情况是通过自动控制的方式指挥交通的。因此，为了避免意外事件的发生，电路必须给出一个稳定的时钟（CLOCK）才能让系统正常的工作。分频器实现的是将高频时钟信号转换成底频的时钟信号，用于触发控制器、计数器和扫描显示电路。该分频器实现的是一千分频，将一千赫兹的时钟信号分频成一赫兹的时钟信号。因此，CLKGEN分频电路（见图3）最主要的功能就是产生稳定的1赫兹输出信号，用做下一级电路的同步信号。图43时钟发生电路模块图系统输入信号第4章交通灯控制系统的设计11CLK由外部信号发生器提供1KHZ的时钟信号；系统输出信号NEWCLK1产生每秒一个脉冲的时钟信号。经仿真后得到的时序图见图4、图5图44将CLK经分频处理后得到的ENA_SCAN信号图45时钟发生电路时序图432交通信号控制器S0立刻转换下一状态S1S1S0S0S1STEP0系统下载，主干道开始60S倒计时，不论S有无信号，皆为MGCR状态。判断SSTEP1保持MGCR状态，显示保持4秒。STEP2转入MYCR状态，开始4S倒计时STEP3转入MRCG状态，开始20S倒计时判断SSTEP4转入MRCY状态，开始4S倒计时12图46交通控制器的状态转换图上图为交通控制器的状态转换图，平时系统停留在MGCR（主干道通行）状态，一旦S信号有效，经MYCR（黄灯状态）转入MRCG（乡间公路通行）状态。控制器的作用是根据计数器的计数值控制发光二极管的亮、灭，以及输出倒计时数值给动态数码管电路。图47交通信号控制器模块图系统输入信号CLK由外部信号发生器提供1HZ的时钟信号；ENA使能信号；S支路请求信号；系统输出信号MQL、MQH、CQL、CQH计数显示信号；MR主干道红灯输出信号；MY主干道黄灯输出信号；第4章交通灯控制系统的设计13MG主干道绿灯输出信号；CR支路红灯输出信号；CY支路黄灯输出信号；CG支路绿灯输出信号。经仿真后得到的时序图见图7图47计数秒数选择电路时序图由计数描述选择电路的时序图见图7可以看出这段程序中定义了在正常车流量情况下，东西及南北方向红灯、黄灯和绿灯需要维持的秒数分别是15S、5S和25S433动态数码管扫描电路通过日常生活中的观察，我发现在一些交通路口已经开始使用倒计时显示器，它们的作用就是用来提示车辆行人目前还有多长时间信号灯会发生变化，这样车辆行人就可以提前判断是否有足够的时间通过路口，进而就可以避免很多意外事故的发生。例如南北方向绿灯，车辆处于正常行驶中，东西方向红灯，车辆处于等待中，若南北方向行驶的车辆看到倒计时显示器上可以通行的时间很短，可能就会放慢速度等待下一次通行，这样在东西方向绿灯时，车辆就能够正常行驶，不会为等待南北方向强行的车辆而耽误更多的时间。如此循环下去，道路就会畅通无阻了。考虑到有些路口的交通拥堵现象较为严重，车辆会在道路上排成很长14的一队，这样排在较远距离的司机就很难看清楚倒计时显示器上变化的数字，有可能会影响到车辆之间的正常行驶。因此，如果采用发光二极管作为倒计时的显示装置就会使司机和行人一目了然，同样也能够起到很好的提示作用。动态数码管扫描电路是为了让数码管显示倒数计时计数，所以，SCAN动态数码管扫描电路见图8最主要的功能就是负责接收HLD2电路输出的值，然后将其转换成BCD码，并利用发光二极管显示出来，让车辆行人能够清楚地知道再过多久信号灯就会发生变化。图48倒计时控制电路系统输入信号CLK由外部信号发生器提供1KHZ的时钟信号；NUM1接收系统主干道低电平信号；NUM2接收系统主干道高电平信号；NUM7接收系统支路低电平信号；NUM8接收系统支路高电平信号。第4章交通灯控制系统的设计15系统输出信号SEL负责将计数数值转换成BCD码，并利用发光二极管显示倒计时状态；NEXT_STATE当计数器计时完毕后，负责产生一个脉冲信号，作为下一个状态的触发信号。经仿真后得到的时序图见图9图49倒计时控制电路时序图由倒计时控制电路的时序图见图9可以看出，当CLK时钟信号来临后，在ENA_1HZ脉冲信号的同时激励下，LED会按照预先设置好的时间开始逐1递减，进行倒计时显示。这段程序是采用的就是查表的方法并且利用发光二极管进行倒计时显示,如图9所示当绿灯点亮开始计数后，LOAD就会将减1后的值赋给CNT_FF，之后CNT_FF又会从CASE语句中查找到相对应的值再赋给LED显示所剩余的时间。在程序编写过程中运用到了CONV_INTEGER语句，它可以将CNT_FF所赋的值转换成整数。由图可知LED是25位的系统输出信号，负责控制发光二极管的输出，所以25位的输出信号可以分成七组控制发光二极管的显示，其中“1”为点亮，“0”为熄灭。程序代码见附录3倒计时控制电路。16434建立程序包在程序设计语言中，程序的开始总会调用库LIBRARY来提供设计程序时所需要的基本命令。但是，如果要进一步设计较为复杂的程序时，库中的命令可能就无法支持了。因此，可以设计一个子程序来满足程序设计的需求。上述问题在硬件描述语言的设计中也存在，在VHDL程序中的第一行LIBRARYIEEE就是要使用IEEE设计好的库文件，但如果需要使用的元器件并不在库中时，就只能自己定义了。一个程序包中至少应该包含以下结构中的一种常数说明如定义系统数据总线通道的宽度。VHDL数据类型说明主要用于在整个设计中通用的数据类型。元件定义元件定义主要规定在VHDL设计中参与文件例化的文件接口界面。子程序并入程序包的子程序有利于在设计中任一处进行方便地调用。例如，时钟发生电路的组件代码为COMPONENTHLD1PORTRESETINSTD_LOGICCLKINSTD_LOGICENA_SCANOUTSTD_LOGICENA_1HZOUTSTD_LOGICFLASH_1HZOUTSTD_LOGICENDCOMPONENT第4章交通灯控制系统的设计17435连接各个模块LIGHT电路的工作就是将所有的子电路全部连接起来，进行时序分析，当程序完成后，再下载到FPGA，以便硬件电路的验证工作。经仿真后得到的时序图见图12图410连接各个模块后的时序图从上图可以看出南北方向绿灯25S黄灯5S东西方向绿灯25S黄灯5S状态转换图如下18有效状态转换如下东西方向红灯绿灯黄灯南北方向绿灯黄灯红灯436状态机的优势通过上面图形的展示，状态机有着难以超越的优越性，主要表现在一下几方面（1）状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。（2）由于状态机的结构相对简单，设计方案相对固定，特别是可以定义符号化枚举类型的状态，这一切都为VHDL综合器尽可能发挥其骐达的优化功能提供了有利条件。而且，性能良好的综合器都具有许多可控或自动的优化状态机的功能。（3）状态机容易构成性能良好的同步时序逻辑模块，这对于大规模逻辑电路设计中令人深感棘手的竞争冒险现象无疑是一个上佳的选择。（4）与VHDL的其他描述方式相比，状态机的VHDL描述丰富多样、程序层次分明，结构清晰，易读易懂；在排错、修改和模块移植方面也有独到的好处。（5）在高速运算和控制方面，状态机更有其巨大的优势。在VHDL中，一个状态机可以由多个进程构成，一个结构体中可以包含多个状态机，而一个单第4章交通灯控制系统的设计19独的状态机以顺序方式所能完成的运算和控制方面的工作与一个CPU的功能类似。（6）高可靠性。20结束语本设计采用了VHDL硬件描述语言文本输入方式，在确立总体预期实现功能的前提下，分层次进行设计。实现了三种颜色交通信号灯的交替点亮，以及时间的倒计时显示，指挥行人和车辆安全通行。程序中所用到的数据均可以根据实际情况进行设置，修改灵活方便。通过此次设计，我对于VHDL硬件描述语言有了更深入地了解，也在原来所学的理论基础上得到了进一步地应用。但由于经验上的不足，有些地方还需要做进一步地改善，如可通过FPGA/CPLD开发套件验证。数字化时代的到来给人们的生活水平带来了极大的改变，我们有理由相信，随着数字化的深入，交通灯控制器的功能将日趋完善。而且，VHDL语言对EDA技术产生的影响也是深远的，它缩短了电子产品的设计周期，为设计者提供了方便。在今后的电子产品研究开发过程中，EDA技术将会具有更好的开发手段和更高的性价比，并且将拥有更为广阔的市场应用前景。参考文献21参考文献1元红妍、张鑫主编电子综合设计实验教程，第一版，山东山东大学出版社，2005年，第111113页。2杨晓慧、许红梅、杨会玲编著电子技术EDA实践教程，第一版，北京国防工业出版社，2005年，第235240页。3杨恒、李爱国、王辉、王新安编著FPGA/CPLD最新实用技术指南，第一版，北京清华大学出版社，2005年，第242244页。4孙芹芝、张瑾、苏晓鹭基于EDA的交通灯控制系统，应用天地，2005年第五期，第6668页。5林明权等编著VHDL数字控制系统设计范例，第一版，北京电子工业出版社，2003年，第115126页。6潘松、黄继业编著EDA技术实用教程，第二版，北京科学出版社，2005年，第13页。7杨恒新自顶向下法设计交通灯控制系统，电气电子教学学报，2006年第四期，第4041页。8曾素琼EDA技术在数字电路中的探讨，实验科学与技术，2005年第一期，第2225页。9徐志军、徐光辉编著CPLD/FPGA的开发与应用，第一版，北京电子工业出版社，2002年，第176185页。22致谢参考文献23附录红绿灯交通信号系统的VHDL程序代码1时钟发生电路程序代码LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYHLD1ISPORTRESETINSTD_LOGICCLKINSTD_LOGICENA_SCANOUTSTD_LOGICENA_1HZOUTSTD_LOGICFLASH_1HZOUTSTD_LOGICENDARCHITECTUREBHVOFHLD1ISCONSTANTSCAN_BITPOSITIVE2CONSTANTSCAN_VALPOSITIVE4CONSTANTTWO_HZ_BITPOSITIVE7CONSTANTTWO_HZ_VALPOSITIVE125SIGNALCLK_SCAN_FFSTD_LOGIC_VECTORSCAN_BIT1DOWNTO0SIGNALCLK_2HZ_FFSTD_LOGIC_VECTORTWO_HZ_BIT1DOWNTO0SIGNALENA_SSTD_LOGICSIGNALENA_ONESTD_LOGICSIGNALENA_TWOSTD_LOGICBEGINPROCESSRESET,CLKBEGINIFRESET1THENCLK_SCAN_FFSCAN_VAL1THENCLK_SCAN_FFTWO_HZ_VAL1THENCLK_2HZ_FFLOADLOADLOADLOADLOADLOADLOADLED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO0LED24DOWNTO03THENREBN_FFREBN_FF1ST_TRANSFER30IFA_M1ANDENA_1HZ1THENIFNEXT_STATE1THENRECOUNTIFA_M1ANDENA_1HZ1THENIFNEXT_STATE1THENRECOUNTIFA_M1ANDENA_1HZ1THEN参考文献31IFNEXT_STATE1THENRECOUNTIFA_M1ANDENA_1HZ1THENIFNEXT_STATE1THENRECOUNTSTATEREWGSNRECOUNT032SIGN_STATE“000“ENDCASEENDIFENDIFENDPROCESSLIGHT“010010“WHENSTATEREWGSNELSE“011000“WHENSTATEREWYSNELSE“100001“WHENSTATEGEWRSNELSE“100100“WHENSTATEYEWRSNELSE“110000“REDLIGHT5DOWNTO4YELLOWLIGHT3DOWNTO2GREENLIGHT1DOWNTO0END5连接各个模块的程序代码LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_ARITHALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYLIGHTISPORTRESETINSTD_LOGICCLKINSTD_LOGICA_MINSTD_LOGICST_BUTTINSTD_LOGICRECOUNTOUTSTD_LOGICNEXT_STATEOUTSTD_LOGICSIGN_STATEOUTSTD_LOGIC_VECTOR2DOWNTO0REDOUTSTD_LOGIC_VECTOR1DOWNTO0GREENOUTSTD_LOGIC_VECTOR1DOWNTO0YELLOWOUTSTD_LOGIC_VECTOR1DOWNTO0LEDOUTSTD_LOGIC_VECTOR24DOWNTO0ENDARCHITECTUREBHVOFLIGHTISSIGNALENA_SCAN_1STD_LOGICSIGNALENA_1HZ_1STD_LOGIC参考文献33SIGNALFLASH_1HZ_1STD_LOGICSIGNALRECOUNT_1STD_LOGICSIGNALNEXT_STATE_1STD_LOGICSIGNALSIGN_STATE_1STD_LOGIC_VECTOR2DOWNTO0SIGNALLOADSTD_LOGIC_VECTOR7DOWNTO0COMPONENTHLD1PORTRESETINSTD_LOGICCLKINSTD_LOGICENA_SCANOUTSTD_LOGICENA_1HZOUTSTD_LOGICFLASH_1HZOUTSTD_LOGICENDCOMPONENTCOMPONENTHLD2PORTRESETINSTD_LOGICCLKINSTD_LOGICENA_SCANINSTD_LOGICRECOUNTINSTD_LOGICSIGN_STATEINSTD_LOGIC_VECTOR2DOWNTO0LOADOUTSTD_LOGIC_VECTOR7DOWNTO0ENDCOMPONENTCOMPONENTHLD3PORTRESETINSTD_LOGICCLKINSTD_LOGICENA_1HZINSTD_LOGICRECOUNTINSTD_LOGICLOADINSTD_LOGIC_VECTOR7DOWNTO0LEDOUTSTD_LOGIC_VECTOR24DOWNTO0NEXT_STATEOUTSTD_LOGICENDCOMPONENTCOMPONENTHLD4PORTRESETINSTD_LOGICCLKINSTD_LOGIC34ENA_SCANINSTD_LOGICENA_1HZINSTD_LOGICFLASH_1HZINSTD_LOGICA_MINSTD_LOGICST_BUTTINSTD_LOGICNEXT_STATEINSTD_LOGICRECOUNTOUTSTD_LOGICSIGN_STATEOUTSTD_LOGIC_VECTOR2DOWNTO0REDOUTSTD_LOGIC_VECTOR1DOWNTO0GREENOUTSTD_LOGIC_VECTOR1DOWNTO0YELLOWOUTSTD_LOGIC_VECTOR1DOWNTO0ENDCOMPONENTBEGINU1HLD1PORTMAPRESET,CLK,ENA_SCAN_1,ENA_1HZ_1,FLASH_1HZ_1U2HLD2PORTMAPRESET,CLK,ENA_SCAN_1,RECOUNT_1,SIGN_STATE_1,LOADU3HLD3PORTMAPRESET,CLK,ENA_1HZ_1,RECOUNT_1,LOAD,LED,NEXT_STATE_1U4HLD4PORTMAPRESET,CLK,ENA_SCAN_1,ENA_1HZ_1,FLASH_1HZ_1,A_M,ST_BUTT,NEXT_STATE_1,RECOUNT_1,SIGN_STATE_1,RED,GREEN,YELLOWNEXT_STATENEXT_STATE_1RECOUNTRECOUNT_1SIGN_STATESIGN_STATE_1END14大学本科生毕业设计（论文）撰写规范本科生毕业设计（论文）是学生在毕业前提交的一份具有一定研究价值和实用价值的学术资料。它既是本科学生开始从事工程设计、科学实验和科学研究的初步尝试，也是学生在教师的指导下，对所进行研究的适当表述，还是学生毕业及学位资格认定的重要依据。毕业论文撰写是本科生培养过程中的基本训练环节之一，应符合国家及各专业部门制定的有关标准，符合汉语语法规范。指导教师应加强指导，严格把关。1、论文结构及要求论文包括题目、中文摘要、外文摘要、目录、正文、参考文献、致谢和附录等几部分。11题目论文题目应恰当、准确地反映论文的主要研究内容。不应超过25字，原则上不得使用标点符号，不设副标题。12摘要与关键词121摘要本科生毕业设计（论文）的摘要均要求用中、英两种文字给出，中文在前。摘要应扼要叙述论文的研究目的、研究方法、研究内容和主要结果或结论，文字要精炼，具有一定的独立性和完整性，摘要一般应在300字左右。摘要中不宜使用公式、图表，不标注引用文献编号，避免将摘要写成目录式的内容介绍。122关键词关键词是供检索用的主题词条，应采用能覆盖论文主要内容的通用技术词条（参照相应的技术术语标准），一般列35个，按词条的外延层次从大到小排列，应在摘要中出现。13目录参考文献15目录应独立成页，包括论文中全部章、节的标题及页码。14论文正文论文正文包括绪论、论文主体及结论等部分。141绪论绪论一般作为论文的首篇。绪论应说明选题的背景、目的和意义，国内外文献综述以及论文所要研究的主要内容。文管类论文的绪论是毕业论文的开头部分，一般包括说明论文写作的目的与意义，对所研究问题的认识以及提出问题。绪论只是文章的开头，不必写章号。毕业设计（论文）绪论部分字数不多于全部论文字数的1/4。142论文主体论文主体是论文的主要部分，要求结构合理，层次清楚，重点突出，文字简练、通顺。论文主体的内容要求参照大学本科生毕业设计（论文）的规定第五章。论文主体各章后应有一节“本章小结”。143结论结论作为单独一章排列，但不加章号。结论是对整个论文主要成果的归纳，要突出设计（论文）的创新点，以简练的文字对论文的主要工作进行评价，一般为4001000字。15参考文献参考文献是论文不可缺少的组成部分，它反映了论文的取材来源和广博程度。论文中要注重引用近期发表的与论文工作直接有关的学术期刊类文献。对理工类论文，参考文献数量一般应在15篇以上，其中学术期刊类文献不少于8篇，外文文献不少于3篇；对文科类、管理类论文，参考文献数量一般为1020篇，其中学术期刊类文献不少于8篇，外文文献不少于3篇。在论文正文中必须有参考文献的编号，参考文献的序号应按在正文中出现的顺序排列。产品说明书、各类标准、各种报纸上刊登的文章及未公开发表的研究报告（著名的内部报告如PB、AD报告及著名大公司的企业技术报告等除外）不宜做为参考文献引用。但对于工程设计类论文，各种标准、规范和手册可作为参考文献。引用网上参考文献时，应注明该文献的准确网页地址，网上参考文献不包含在16上述规定的文献数量之内。16致谢对导师和给予指导或协助完成论文工作的组织和个人表示感谢。内容应简洁明了、实事求是，避免俗套。17附录如开题报告、文献综述、外文译文及外文文献复印件、公式的推导、程序流程图、图纸、数据表格等有些不宜放在正文中，但有参考价值的内容可编入论文的附录中。翻译文稿172、论文书写规定21论文正文字数理工类论文正文字数不少于20000字。文管类论文正文字数1200020000字。其中汉语言文学专业不少于7000字。外语类论文正文字数800010000个外文单词。艺术类论文正文字数30005000字。22论文书写本科生毕业论文用B5纸计算机排版、编辑与双面打印输出。论文版面设置为毕业论文B5纸、纵向、为横排、不分栏，上下页边距分别为25CM和2CM，左右页边距分别为24CM和2CM，对称页边距、左侧装订并装订线为0CM、奇偶页不同、无网格。论文正文满页为29行，每行33个字，字号为小四号宋体，每页版面字数为957个，行间距为固定值20磅。页眉。页眉应居中置于页面上部。单数页眉的文字为“章及标题”；双数页眉的文字为“大学本科生毕业设计（论文）”。页眉的文字用五号宋体，页眉文字下面为2条横线（两条横线的长度与版芯尺寸相同，线粗05磅）。页眉、页脚边距分别为18CM和17CM。页码。页码用小五号字，居中标于页面底部。摘要、目录等文前部分的页码用罗马数字单独编排，正文以后的页码用阿拉伯数字编排。23摘要中文摘要一般为300字左右，外文摘要应与中文摘要内容相同，在语法、用词和书写上应正确无误，摘要页勿需写出论文题目。中、外文摘要应各占一页，编排装订时放置正文前，并且中文在前，外文在后。24目录目录应包括论文中全部章节的标题及页码，含中、外文摘要；正文章、节题目；参考文献；致谢；附录。正文章、节题目（理工类要求编写到第3级标题，即。文科、管理类可视论文需要进行，编写到23级标题。）25论文正文251章节及各章标题论文正文分章、节撰写，每章应另起一页。各章标题要突出重点、简明扼要。字数一般在15字以内，不得使用标点符号。标题中尽18量不用英文缩写词，对必须采用者，应使用本行业的通用缩写词。252层次层次以少为宜，根据实际需要选择。层次代号格式见表1和表2。表1理工类论文层次代号及说明层次名称示例说明章第1章章序及章名居中排，章序用阿拉伯数字节11条111题序顶格书写，与标题间空1字，下面阐述内容另起一段款1111题序顶格书写，与标题间空1字，下面阐述内容在标题后空1字接排项1题序空2字书写，以下内容接排，有标题者，阐述内容在标题后空1字版心左边线版心右边线表2文管类论文层次代号及说明章节条款项一、（一）1（1）居中书写空2字书写空2字书写空2字书写空2字书写版心左边线版心右边线各层次题序及标题不得置于页面的最后一行（孤行）。26参考文献正文中引用文献标示应置于所引内容最末句的右上角，用小五号字体。所引文献编号用阿拉伯数字置于方括号“”中，如“二次铣削1”。当提及的参考文献为文中直接说明时，其序号应该与正文排齐，如“由文献8，1014可知”。经济、管理类论文引用文献，若引用的是原话，要加引号，一般写在段中；若引的不是翻译文稿19原文只是原意，文前只需用冒号或逗号，而不用引号。在参考文献之外，若有注释的话，建议采用夹注，即紧接文句，用圆括号标明。不得将引用文献标示置于各级标题处。参考文献书写格式应符合GB77141987文后参考文献著录规则。常用参考文献编写项目和顺序应按文中引用先后次序规定如下著作图书文献序号作者书名（版次）出版地出版者，出版年引用部分起止页第一版应省略翻译图书文献序号作者书名（版次）译者出版地出版者，出版年引用部分起止页第一版应省略学术刊物文献序号作者文章名学术刊物名年，卷（期）引用部分起止页学术会议文献序号作者文章名编者名会议名称，会议地址，年份出版地，出版者，出版年引用部分起止页学位论文类参考文献序号研究生名学位论文题目出版地学校（或研究单位）及学位论文级别答辩年份引用部分起止页西文文献中第一个词和每个实词的第一个字母大写，余者小写；俄文文献名第一个词和专有名词的第一个字母大写，余者小写；日文文献中的汉字须用日文汉字，不得用中文汉字、简化汉字代替。文献中的外文字母一律用正体。作者为多人时，一般只列出前3名作者，不同作者姓名间用逗号相隔。外文姓名按国际惯例，将作者名的缩写置前，作者姓置后。学术会议若出版论文集者，可在会议名称后加上“论文集”字样。未出版论文集者省去“出版者”、“出版年”两项。会议地址与出版地相同者省略“出版地”。会议年份与出版年相同者省略“出版年”。学术刊物文献无卷号的可略去此项，直接写“年，（期）”。参考文献序号顶格书写，不加括号与标点，其后空一格写作者名。序号应按文献在论文中的被引用顺序编排。换行时与作者名第一个字对齐。若同一文献中有多处被引用，则要写出相应引用页码，各起止页码间空一格，排列按引用顺序，不按页码顺序。参考文献书写格式示例见附录1。27名词术语科技名词术语及设备、元件的名称，应采用国家标准或部颁标准中规定的术语或名称。标准中未规定的术语要采用行业通用术语或名称。全文名词术语必须统一。一些特殊名词或20新名词应在适当位置加以说明或注解。文管类专业技术术语应为常见、常用的名词。采用英语缩写词时，除本行业广泛应用的通用缩写词外，文中第一次出现的缩写词应该用括号注明英文全文。28计量单位物理量计量单位及符号一律采用中华人民共和国法定计量单位（GB310031021993，见附录2），不得使用非法定计量单位及符号。计量单位符号，除用人名命名的单位第一个字母用大写之外，一律用小写字母。非物理单位（如件、台、人、元、次等）可以采用汉字与单位符号混写的方式，如“万TKM”，“T/（人A）”等。文稿叙