基于FPGA的多路数据采集系统设计

1草鱼基于FPGA的多路数据采集系统的设计草鱼设计题目草鱼基于FPGA的多路数据采集系统的设计草鱼草鱼设计要求草鱼介绍了一种基于FPGA的多路数据采集系统的设计方案，鲤鱼描述了系统的主要组成及FPGA的实现方法，鲤鱼并用VHDL语言设计的状态机在QUANUS发软件中进行真。草鱼该系统在通用数据采集系统的基础上，鲤鱼增加数据编码模块，鲤鱼将多路数据组合为一路进行存储；PORK采用批处理数据方式，鲤鱼减少数据编码次数，鲤鱼加快数据处理速度。草鱼草鱼草鱼设计作用及目的草鱼针对基于FPGA的数据采集系统设计的要求，鲤鱼先对EDA技术和VHDL语言进行学习，鲤鱼然后研究数据采集中的关键问题，鲤鱼并且实现用FPGA控制数据采集系统地设计。草鱼草鱼草鱼设计所用设备及软件草鱼嵌入式处理器、PORKFPGA软件、PORK有QUANUS仿真软件的计算机草鱼草鱼五、PORK系统设计草鱼51系统总体设计及原理草鱼系统的总体结构如图51所示。草鱼在符合奈奎斯特采样定理的条件下，鲤鱼外界的模拟信号频率要小于采样模块采样频率的1/2。草鱼如果还有高频分量的话，鲤鱼可以让外界的模拟信号经过一个低通滤波器滤除高频分量后输入到A/D转换芯片TLC5510中1。草鱼经过A/D转换器后不仅时间离散化了，鲤鱼而且幅度也离散化，鲤鱼即XN。草鱼由FPGA中的采样控制器控制TLC5510的采样，鲤鱼将采集到的信号锁存在FPGA的内部存储器RAM中，鲤鱼然后控制RAM中的数据输出到D/A转换器，鲤鱼D/A转换器每隔一个时钟取出一次YN，鲤鱼随之在D/A转换器的保持电路中将数字信号转换为模拟信号，鲤鱼这些信号在时间点上的幅度应等于序列YN中相应数码所代表的数值大小。草鱼若最后输出的信号具有不符合条件的高频分量，鲤鱼则还要通过一个模拟滤波器，鲤鱼滤除不需要的高频分量，鲤鱼平滑成所需的模拟输出信号YT，鲤鱼以完成信号的采集。草鱼根据FPGA在系统中的功能，鲤鱼可将其模块分为A/D采样控制模块、PORK数据存储模块和D/A控制2模块1。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图51草鱼草鱼数据采集系统结构图草鱼52草鱼草鱼A/D转换模块草鱼草鱼在系统的A/D转换中使用的芯片是TLC5510草鱼TLC5510芯片图如图52所示PORK草鱼草鱼草鱼草鱼草鱼草鱼图52草鱼TLC5510芯片引脚图草鱼TLC5510草鱼高速模数转换芯片，鲤鱼用于视频处理，鲤鱼高速数据转换等领域，鲤鱼采用CMOS工艺制造，鲤鱼精度为8位，鲤鱼转换速率20MSPS，鲤鱼每秒采样20M次，鲤鱼采用半闪速结构，鲤鱼内建采样保持电路。草鱼TLC5510为24引脚、PORKPSOP表贴封装形式（NS）。草鱼其引脚排列如图52。草鱼草鱼AGNDPORK模拟地信号；PORK草鱼ANALOG草鱼INPORK模拟信号输入端；PORK草鱼CLKPORK时钟输入端，鲤鱼作为数据采集的主控时钟；PORK草鱼DGNDPORK数字信号地；PORK草鱼控制信号控制信号A/D转换器FPGA内部FIFOD/A转换器模拟信号输入XT信号恢复YT模拟信号输出YT数字信号XN数字信号YN3D1D8数据输出端口。草鱼D1为数据最低位，鲤鱼D8位最高位；PORK草鱼OEPORK输出使能端。草鱼当OE位低时，鲤鱼D1D8数据有效；PORK因为系统中D1D8端口的数据在整个仿真过程中都有效，鲤鱼所有OE始终设置为低电平；PORK草鱼草鱼VDDAPORK模拟电路工作电源；PORK草鱼VDDDPORK数字电路工作电源；PORK草鱼此系统中使用FPGA来控制A/D采样，鲤鱼包括将采得的数据存入FIFO（FPGA内部FIFO存储速率可达10NS），鲤鱼整个采样周期需要4至5个状态即可完成。草鱼若FPGA的时钟频率为100MHZ，鲤鱼则从一个状态向另一状态转换的时间为一个时钟周期，鲤鱼不到单片机的采样周期的千分之一。草鱼2草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图53草鱼FPGA控制TLC5510图示草鱼如图53所示，鲤鱼FPGA控制TLC5510实现了将模拟信号转换成数字信号的过程。草鱼其中，鲤鱼TLC5510转换好的数据将存到FPGA的内部存储器中等待处理。草鱼草鱼TLC5510是以流水线的工作方法进行工作。草鱼它在每一个周期都启动一次采样，鲤鱼完成一次采样；PORK每次启动采样是在CLK的下降沿进行，鲤鱼不过采样转换结果的输出在25个CLK周期后，鲤鱼将送到内部数据总线上。草鱼将输出延时TDD计入，鲤鱼从采样到输出需经过25TCLKTDD。草鱼对于需要设计的从采样控制器，鲤鱼可以认为，鲤鱼每加一个采样CLK周期，鲤鱼A/D就会输出一个采样数据。草鱼在图54所示的工作时序的控制下，鲤鱼当第一个时钟周期的下降沿到来时，鲤鱼模拟输入电压将被采样到高比较器块和低比较器块，鲤鱼高比较器块在第二个时钟周期的上升沿最后确定高位数据，鲤鱼同时，鲤鱼低基准电压产生与高位数据相应的电压。草鱼低比较块在第三个时钟周期的上升沿的最后确定低位数据。草鱼高位数据和低位数据在第四个时钟周期的上升沿进行组合，鲤鱼这样，鲤鱼第次采集的数据经过25个时钟周期的延迟之后，鲤鱼便可送到内部数据总线上。草鱼此时输出使能OE有效，鲤鱼数据被送至8位数据总线上。草鱼草鱼3草鱼草鱼草鱼TLC5510FPGA模拟信号数据控制信号数字信号4草鱼草鱼草鱼草鱼图54草鱼TLC5510时序草鱼对A/D器件进行采样控制，鲤鱼传统的方法是用CPU或单片机完成的。草鱼编程简单，鲤鱼控制灵活，鲤鱼但缺点是控制周期长，鲤鱼速度慢。草鱼特别是当A/D器件本身的采样速度比较快时，鲤鱼CPU的慢速极大的限制了A/D的速度。草鱼A/D转换芯片TLC5510的采样速率达40MHZ，鲤鱼采样周期是0025S，鲤鱼单片机在控制A/D进行一个采样周期中必须完成的操作有初始化TLC5510，鲤鱼启动采样，鲤鱼等待约0025S，鲤鱼发出读数命令，鲤鱼分两次将12位转换好的数从TLC5510读进单片机，鲤鱼再分两次将此数存入外部RAM中，鲤鱼外部RAM地址加1，鲤鱼此后再进行第二次采样周期的控制。草鱼显然，鲤鱼用单片机控制TLC5510采样远远不能发挥其高速采样的特性。草鱼对于更高速的A/D器件，鲤鱼单片机完全无从控制4。草鱼草鱼53草鱼草鱼数据存储模块草鱼草鱼草鱼数据锁存模块是由EZNIOSDK草鱼FPGA板的芯片FIFO构成，鲤鱼其存储速率可达到10NS。草鱼在FPGA中A/D采样控制器控制TLC5510将数据采集到后，鲤鱼FPGA便将锁存信号调节为有效的高电平，鲤鱼然后将信号锁存入存储器中。草鱼草鱼选择一PORK外部随机存储器RAM。草鱼草鱼选择二PORK内部随机存储器RAM。草鱼草鱼选择三PORK内部FIFO，鲤鱼相比之下，鲤鱼FIFO更适合于用作A/D采样数据高速写入的存储器，鲤鱼因为FIFO的写入时间只有一个时钟周期，鲤鱼因此决定使用LPM_FIFO作为采样存储器。草鱼草鱼54草鱼草鱼D/A转换模块草鱼草鱼草鱼DAC0832是8位分辨率D/A转换集成芯片，鲤鱼与处理器完全兼容，鲤鱼其价格低廉，鲤鱼接口简单，鲤鱼转换控制容易等优点得到了广泛的应用，鲤鱼其引脚图如图55所示。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼20VC1CS19ILE2WR118WR23AGND4317XFER5D216D46D114D67D013D78UR12IO29RF1IO110DGNDDAC083215D55草鱼草鱼草鱼图55草鱼DAC0832芯片引脚图草鱼对于从零电平开始的正极性模拟输入电压，鲤鱼REFB应当连接到模拟地AGND。草鱼VREFT的范围为2V5V。草鱼在本设计中，鲤鱼CCD输出的模拟视频信号经过反相、PORK滤波、PORK放大之后即为从零电平开始的正极性模拟电压信号。草鱼因此，鲤鱼为了简化电路并同时满足设计要求，鲤鱼选用了DAC0832的内部基准方式，鲤鱼同时，鲤鱼因为CCD视频信号是2V基准，鲤鱼所以，鲤鱼根据DAC0832的自身的特点，鲤鱼在设计过程中，鲤鱼将REFBS端与AGND，鲤鱼而将REFTS与VDDA端相连，鲤鱼同时将REFBS短接至REFB端，鲤鱼REFTS短接至REFT端来获得2V基准电压。草鱼草鱼如图56所示，鲤鱼数字信号从FPGA的存储器中输出后，鲤鱼送到D/A转换模块DAC0832中，鲤鱼它将数字信号转换从成与初始信号相似的模拟信号1。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图56草鱼FPGA控制DAC0832图示草鱼55草鱼草鱼FPGA控制模块草鱼草鱼系统中采用FPGA控制A/D转换模块和D/A转换模块，鲤鱼相对于单片机的控制，鲤鱼显然提高了速度，鲤鱼更有应用价值。草鱼如图57所示，鲤鱼为FPGA控制模块内部结构图。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图57草鱼FPGA模块内部结构草鱼FPGA模块内部有三大部分构成，鲤鱼分别为A/D采样控制器，鲤鱼FIFO，鲤鱼D/A采样控制FPGADAC0832控制信号数字信号模拟信号数字信号控制D/A芯片信号A/D采样控制器FIFOD/A采样控制器数字信号数字信号控制A/D芯片信号6器。草鱼首先主控时钟条件下，鲤鱼A/D采样控制器驱动A/D转换模块进行数据的采样和转换，鲤鱼然后将转换好的数据存入FPGA内部的FIFO中，鲤鱼然后在主控时钟特定的周期下，鲤鱼将FIFO中暂存的数据输出给D/A转换模块，鲤鱼与此同时，鲤鱼D/A采样控制器驱动D/A转换模块将数据恢复为与原始信号相似的模拟信号。草鱼最后将信号发送到硬件设备中进行测试。草鱼草鱼草鱼六系统硬件设计草鱼61草鱼数据采集器的芯片工作原理草鱼随着数字技术，鲤鱼特别是的飞速发展与普及，鲤鱼在现代控制。草鱼通信及检测等领域，鲤鱼为了提高系统的性能指标，鲤鱼对的处理广泛采用了数字计算机技术。草鱼草鱼将模拟信号转换成数字信号的电路，鲤鱼将数字信号转换为模拟信号的电路称为数模转换器；PORKA/D转换器和D/A转换器已成为中不可缺的组成部分，鲤鱼为确保系统处理结果的精确度，鲤鱼A/D转换器和D/A转换器必须具有足够的转换精度；PORK如果要实现快速变化信号的实时控制与检测，鲤鱼A/D与D/A转换器还要求具有较高的转换速度。草鱼转换精度与转换速度是衡量A/D与D/A转换器的重要技术指标。草鱼随着集成技术的发展，鲤鱼现已研制和生产出许多单片的和混合集成型的A/D和D/A转换器，鲤鱼它们具有愈来愈先进的技术指标。草鱼草鱼模数转换芯片是整个数据采集系统的核心，鲤鱼它的好坏直接决定了整个采集系统的成功与否，鲤鱼本系统选用ADI公司的ADS8344作为其转换芯片，鲤鱼并基于ADS8344进行了模数转换采集板的设计实现。草鱼草鱼611草鱼草鱼ADS8344芯片的介绍草鱼草鱼该ADS8344系列是一个具有同步串行接口的8通道、PORK16位采样，鲤鱼模拟至数字转换器。草鱼它的典型功耗为10MW，鲤鱼最高工作频率为100KHZ，鲤鱼该参考电压可变化为500MV和VCC之间，鲤鱼提供了相应的输入电压范围为0V至VREF3。草鱼草鱼CH0CH7PORK模拟输入通道的输入端，鲤鱼个单端模拟输入通道可合用为双端差分输入，鲤鱼所有通道的输入范围从0V到VREF，鲤鱼未用的输入通道应接GDN以避免噪声输入。草鱼草鱼COMPORK模拟输入的参考地，鲤鱼单端输入通道的零地位点，鲤鱼直接接地或接地电位参考点。草鱼草鱼SHDNPORK掉电控制位，鲤鱼当为低时，鲤鱼芯片切换到低功耗掉电模式。草鱼草鱼VCCPORK电源输入端，鲤鱼范围为275V。草鱼草鱼DOUTPORK串行数据输出端，鲤鱼在DCLK的下降沿时数据输出，鲤鱼当CS为高时，鲤鱼输出为7高阻态。草鱼草鱼8DINPORK串行数据输入端，鲤鱼当CS为低时，鲤鱼数据在DCLK的上升沿被锁存。草鱼草鱼9DCLKPORK外部时钟输入端，鲤鱼该外部时钟决定了芯片的转换率10（FDCLK24FSAMPLE）。草鱼草鱼CSPORK片选端，鲤鱼为低电平时，鲤鱼选中该芯片。草鱼草鱼GNDPORK参考地。草鱼草鱼VREFPORK参考电源输入端。草鱼草鱼BUSYPORK模数转换状态输出引脚。草鱼当进行模数转换时，鲤鱼该引脚输出低电平，鲤鱼当BUSY端产生一下降沿时，鲤鱼表示模数转换结束，鲤鱼数据输出有效5。草鱼草鱼ADS8344的芯片引脚图如图61所示PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图61草鱼草鱼ADS8344芯片引脚草鱼612草鱼ADS8344的内部结构草鱼草鱼草鱼草鱼草鱼ADS8344的控制寄存器是一个位只写寄存器，鲤鱼数据从DIN引脚输入，鲤鱼当微机读取完上次转换结果时，鲤鱼下一个转换通道的控制字节就写到了DIN引脚，鲤鱼需要个DCLK时钟才能将完整的控制信息写到控制寄存器。草鱼草鱼ADS8344的内部结构主要包括输入缓冲、PORK时钟以及时序管理单元、PORK流水线A/D、PORK内部电压基准电路以及输出电平控制电路6。草鱼草鱼ADS8344的内部结构图如图62所示PORK草鱼草鱼草鱼草鱼草鱼11草鱼草鱼草鱼草鱼图62草鱼草鱼ADS8344的内部结构草鱼613草鱼草鱼ADS8344的工作时序草鱼ADS8344是一款高性能、PORK低功耗的ADC，鲤鱼采用275V单电源供电，鲤鱼最大采样频率为100草鱼KHZ，鲤鱼信噪比达84DB，鲤鱼自带采样/保持电路，鲤鱼包含8个单端模拟输入通道CH0CH7，鲤鱼也可合成为4个差分输入。草鱼ADS8344串行接口时序如图63所示PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图63草鱼草鱼ADS8344的工作时序草鱼在内部时钟模式下，鲤鱼草鱼SAR草鱼生成自己的内部转换时钟。草鱼这免除不必生BUSY草鱼转换时钟和允许转换结果微处理器被阅读处理器回在任何时钟频率从0MHZ便利，鲤鱼为20MHZ。草鱼草鱼BUSY去在转换开始低，鲤鱼然后返回高当转换完成7。草鱼在转换，鲤鱼SCLK草鱼仍将低为8S最高。草鱼如果BUSY是低时草鱼MSB草鱼去低转换后，鲤鱼未来属于外部串行时钟边缘将写出关于草鱼DOUT草鱼行草鱼D14D0草鱼。草鱼其余草鱼MSB草鱼会是在每个时钟周期后，鲤鱼连续24小时CS草鱼出位，鲤鱼如果BUSY是高时草鱼DOUT草鱼去低那么草鱼CS生产线将在三态，鲤鱼直至BUSY不需要继续低一次凸锡永已经开始。草鱼草鱼614草鱼草鱼ADS8344的主要工作特点草鱼ADS8344控制寄存器是一个位只写寄存器，鲤鱼数据从DIN引脚输入，鲤鱼当微机读取完上次转换结果时，鲤鱼下一个转换通道控制字节就写到了DIN引脚，鲤鱼需要个DCLK时钟才能将完整控制信息写到控制寄存器。草鱼草鱼控制寄存器各位功能说明如表61所示PORK草鱼表61草鱼12MSBLSBSA2A1A0预留SGL/DIFPD1PD0草鱼草鱼草鱼草鱼SPORK控制字节开始位，鲤鱼为高时才表示输入字节有效。草鱼草鱼A2A0PORK模拟输入通道选择位。草鱼草鱼SGL/DIFPORK模拟通道输入方式选择位。草鱼当为高时，鲤鱼为单端输入；PORK为低时，鲤鱼为双端差分输入。草鱼草鱼PD1PD0PORK功率管理选择位。草鱼草鱼草鱼615草鱼草鱼A/D芯片周边部分电路草鱼基准电压源在DAC电路中占有举足轻重的地位，鲤鱼其设计的好坏直接影响着DAC输出的精度和稳定性。草鱼而温度的变化、PORK电源电压的波动和制造工艺的偏差都会影响基准电压的特性。草鱼草鱼ADS8344的8管脚的SOIC封装，