组合逻辑电路仿真幻灯片

Multisim电路仿真快速入门,之数字电子技术,1,实验1：逻辑转换仪的使用,例：创建数字电路（TTL74系列门电路），将输入输出端连接到逻辑转换仪。,2,逻辑函数的化简及转换,由逻辑图得到真值表,3,逻辑函数的化简及转换,由真值表得到最小项表达式,4,逻辑函数的化简及转换,由真值表得到最简表达式,5,逻辑函数的化简及转换,得到与非形式的逻辑图,6,组合逻辑电路的分析,举例：创建逻辑电路，逻辑转换仪XLC1接入。,7,组合逻辑电路的分析,分析真值表和最简表达式,8,组合逻辑电路的分析,同理，将Y2接入XLC1,结合Y1、Y2的表达式及真值表，可知该电路为一位全加器电路。Y1为全加器的和，Y2为全加器产生的进位。,9,2、画出图示电路，仿真列出电路真值表，判断电路的逻辑功能,10,实验2,组合逻辑电路的设计,1、半加器的电路仿真,11,组合逻辑电路的设计,根据给定设计要求，设计出逻辑电路，目标是以最少的元器件构建满足功能要求的逻辑电路传统设计（人工设计）步骤：（1）分析题意，将文字叙述抽象为逻辑描述，定义输入输出逻辑变量（2）根据逻辑功能要求列出真值表（3）由真值表写出逻辑关系表达式，并化简为最简逻辑表达式（4）按最简逻辑表达式构建逻辑电路基于Multisim设计组合逻辑电路过程大大简化，但思路与人工设计基本相同,12,组合逻辑电路的设计,例：设计一汽车告警系统，在以下情况下产生告警信号：启动开关启动而车门未关；启动开关启动而安全带未系好；启动开关启动而车门未关、安全带也未系好。设计：（1）定义输入输出逻辑变量，文字叙述抽象为逻辑描述输入变量3个：启动开关（启动/未启动）、车门（关/未关）、安全带（系好/未系好）输出变量1个：告警信号（产生/未产生）用A、B、C、F表示这些变量，逻辑描述为：,13,组合逻辑电路的设计,A=1/0，启动开关=启动/未启动B=1/0，车门=关/未关C=1/0，安全带=系好/未系好F=1/0，告警信号=产生/未产生（2）根据逻辑功能要求列出真值表：,14,组合逻辑电路的分析与设计,（3）由真值表写出逻辑关系表达式，并化简为最简逻辑表达式调用逻辑转换仪，输入真值表，再得到最简表达式,15,组合逻辑电路的设计,（4）按最简逻辑表达式构建逻辑电路,16,实验3常用组合电路性能测试与仿真分析,1、“一位全加器74LS183”性能测试输入输出端子不多，采用开关提供输入信号，指示灯观察输出结果,注：D是SOP封装的，N是DIP封装,17,常用组合电路性能测试与仿真分析,“一位全加器74LS183”性能测试,A1=B1=CN1=0,S1=0,1CN1=0,A1=1,B1=CN1=0,S1=1,1CN1=0,18,常用组合电路性能测试与仿真分析,依此类推，使ABC三个键按000、001、010111组合，运行，观测输出结果，列写测试结果。,19,常用组合电路性能测试与仿真分析,输入端A1、B1，前级进位端CN1本位和S1、进位端1CN1借助逻辑分析仪可构建真值表，转换为表达式，得到本位和S1、进位端1CN1的表达式测试说明：待测试芯片输入输出引脚多时，输入信号可用字信号发生器，输出信号用逻辑分析仪或LED,20,常用组合电路性能测试与仿真分析,全加器仿真分析,两个或两个以上切换至上触点（输入1），指示灯X1亮。具有三人表决器的功能。,21,2、字信号发生器（WordGenerator）,用于产生数字信号（最多32位），作为数字信号源,字信号编辑区,高16位,低16位,数据准备端,触发端,22,字信号编辑区：按顺序显示待输出的数字信号，可直接编辑修改Controls选择区域：数字信号输出控制Cycle：从起始地址开始循环输出，数量由Settings对话框设定Burst：输出从起始地址开始至终了地址的全部数字信号Step：单步输出数字信号Set按钮：设置数字信号类型和数量Display选择：十六进制、十进制、二进制、ASCII码Trigger选择：内触发、外触发、上升沿、下降沿Frequency：输出数字信号的频率,字信号发生器（WordGenerator）,23,字信号发生器（WordGenerator）,Set：设置数字信号类型和数量Pre-setPatterns:不改变字信号编辑区的数字信号载入数字信号文件*.dp存储数字信号将字信号编辑区的数字信号清零数字信号从初始地址至终了地址输出数字信号从终了地址至初始地址输出数字信号按右移方式输出数字信号按左移方式输出,数字信号的数量,InitialPattern:设置数字信号初始值，只在ShiftRight、ShiftLeft选项起作用。,24,2、译码器的仿真分析,译码器是编码器的反操作，将二进制代码译成高低电平信号，包括二进制译码器、二-十进制译码器、显示译码器。以二进制译码器74LS138（3线-8线译码器）为例。,25,相关虚拟仪器：逻辑分析仪（LogicAnalyzer）,用于同步记录和显示16位数字信号，可用于对数字信号的高速采集和时序分析,接输入信号,触发控制端时钟控制端接外部时钟,26,操作界面：左侧16个小圆圈代表16个输入端，若接有被测信号，则出现黑圆点左侧第1区:Stop:停止仿真Reset：复位并清除显示波形Reverse：改变屏幕背景颜色左侧第2区:T1、T2：读数指针1和2离开扫描线零点的时间T2-T1：两读数指针之间的时间差,Clock/Div:显示屏上每个水平刻度现实的时钟脉冲数Set按钮:设置时钟脉冲,逻辑分析仪（LogicAnalyzer）,27,逻辑分析仪（LogicAnalyzer）,单击Set，弹出Clocksetup,ClockSource：选择外/内时钟ClockRate：时钟频率SamplingSetting：取样方式Pre-triggerSamples：前沿触发取样数Post-triggerSamples：后沿触发取样数ThresholdVolt.：阈值电压,28,逻辑分析仪（LogicAnalyzer）,Trigger区：设置触发方式，单击Set按钮,TriggerClockEdge：触发方式Positive上升沿、Negative下降沿、Both升降沿触发TriggerQualifier：触发限定字（0、1、x(0、1皆可)）TriggerPatterns：触发样本，可设置样本A、B、CTriggerCombinations：选择组合的触发样本,29,3、编码器的仿真分析,编码器的仿真分析：优先编码器74LS148编码器74LS148输出为反码，在其输出端加反相器变成原码输出，输出代码用LED数码管显示。,30,31,实验4数据选择器的仿真分析,实验内容：用8选一的数据选择器设计一个表决电路,电路功能：电路有3个输入变量A、B、C和一个控制变量M。M=0，电路实现“意见一致”功能（ABC全部同意时，表决通过，否则表决不通过）；M=1，实现“多数表决”功能。（ABC中多数同意，则表决通过。,设计要求：用开关产生M信号。用字信号发生器产生地址，用指示灯指示表决结果，并用逻辑分析仪观察所有输入输出信号。,32,作业：用译码器设计一位全加器基本要求：1、自动生成译码器的地址输入2、用相应的显示器件指示出和及进位的状态。扩展要求：显示加数、被加数、来自低位的进位的状态。,33,实验5组合逻辑电路的综合练习,1、设计一个余3码转换成8421码的电路要求：能够显示输入代码和输出代码,2、用双四选一数据选择器实现全加器要求：能够显示输入位和输出为的变化,3、设计一位余8421码的求和电路要求：能够显示输入代码和输出代码,34,实验6触发器电路仿真分析,触发器：具有记忆功能的存储器件，是构建时序逻辑电路的最基本单元。触发器（trigger）是个特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发种类：RS触发器、D触发器、JK触发器、T触发器1.基本触发器由两个与非门交叉耦合构成。,35,电路如图,36,7.6触发器电路仿真分析,D触发器：时钟类触发器。功能：置位、复位。在时钟信号作用下，输入端D的状态（1或0），使输出端置位或复位。D触发器逻辑符号D触发器功能表,D触发器逻辑符号,37,7.6触发器电路仿真分析,D触发器仿真,信号源：,38,7.6触发器电路仿真分析,JK触发器时钟类触发器功能：保持、置0、置1、翻转。在时钟信号作用下，输入端J、K的状态（1或0），使输出端保持、置位、复位、翻转。功能表逻辑符号,39,7.6触发器电路仿真分析,JK触发器仿真,40,7.6触发器电路仿真分析,触发器是构建时序逻辑电路的基本组成部分触发器种类多，但常用只有D触发器、JK触发器用触发器构成的时序电路分析构建电路时钟源分段线性源逻辑分析仪,41,7.7时序电路设计与仿真分析,时序逻辑电路由组合逻辑电路和存储电路（触发器）组成，并在时钟信号控制下工作。常用时序电路有：寄存器、移位寄存器、计数器、顺序脉冲发生器、序列信号发生器。7.7.1十进制加减计数器74LS192带预置输入的十进制加减可逆计数器【设计】用74LS192设计一个二十五进制减计数器。,42,7.7时序电路设计与仿真分析,7.7.2双向移位寄存器74LS1944位双向通用移位寄存器器【设计】用74LS194设计一个流水灯电路。,43,7.7时序电路设计与仿真分析,7.7.3序列信号发生器电路设计序列信号：串行数字信号序列信号发生器：能产生序列信号的电路构成方法：触发器+门电路；计数器+数据选择器【设计】用计数器74LS161和数据选择器74LS151设计一个8位序列信号（11101000）发生器。,44,7.8555定时器设计与仿真分析,RST复位，低电平有效DIS放电输出，集电极开路THR高触发输入端TRI低触发输入端CON电压控制输入端OUT输出端,45,7.8555定时器设计与仿真分析,555定时器构建施密特触发器（施密特反相器）,直流偏置电压设为2.5V,46,7.8555定时器设计与仿真分析,555定时器构建单稳态触发器,47,7.9模-数和数-模转换器的仿真分析,ADC和DAC已经成为计算机系统不可缺少的接口电路。7.9.1ADC构成及仿真分析ADC：将模拟信号转为一组相应二进制数码。ADC种类很多：直接型间接型【例】8位ADC仿真Place/Mixed/ADC_DAC/ADC,48,7.9模-数和数-模转换器的仿真分析,选取8位ADC,49,7.9模-数和数-模转换器的仿真分析,引脚介绍：Vin输入模拟电压Vref+参考电压+，与Vref-之差是满度电压Vref-参考电压SOC时钟脉冲端OE转换使能端D0D7二进制数码，排列顺序为D7D0EOC转换结束信号，高电平表明转换结束,50,7.9模-数和数-模转换器的仿真分析,灯亮表示1，灯灭表示0,转换的2进制码：11001100验算：电压为4V满度电压5V4/5=x/255所以x=204转换为二进制为：11001100,51,7.9模-数和数-模转换器的仿真分析,7.9.2DAC构成及仿真分析DAC种类很多：权电阻型倒T型电阻网络权电流型权电容网络基本原理都是构造一组电流，电流大小与数字信号各位权值对应，将数字量等于1的位所对应的各股电流相加，最后转换为模拟电压信号。,52,7.9模-数和数-模转换器的仿真分析,8位电压输出型DAC的选取,53,7.9模-数和数-模转换器的仿真分析,8位电压输出型DA