数字电路基础组合电路的分析与设计PPT课件

-,1,适用于比较简单的电路，分析步骤为：（1）写出逻辑函数表达式；（2）简化逻辑函数或者列真值表；（3）描述电路逻辑功能。,10.1.2组合逻辑电路的分析方法,功能,较复杂或无法得到逻辑图的电路，搭接实验电路；,-,2,例题1,分析图下图所示电路。,解:由图写出逻辑函数表达式，并进行化简,写出函数表达式,-,3,由表达式求出真值表,由真值表分析电路功能,当a、b、c、d中有奇数个1时，G为1；反之G为0。,F=G,由图（b）所示电路可写出,可见，这是一个奇偶校验监测器,这是一个奇偶校验位产生电路,-,4,分析图10.2所示电路的逻辑功能,例题2,解：,由表达式可见，当G1为0时，无论其它输入信号为什么状态，均为1，同理和只要有一个为1时，也为1。通常用式来表示和的某些状态。,写出函数表达式,由表达式求出真值表,-,5,表10.2真值表,由真值表10.2可以看出，当为1，为0时，3位二进制输入信号的8种取值组合分别对应着中的一个确定的输出信号。如当=000时，输出信号，而均为1；当=111时，而均为1。因此，该电路是一个3-8线二进制译码器。它是第4章中讨论过的74LS138的内部电路。,由真值表分析电路功能,-,6,分析图10.3所示电路的逻辑功能,例题3,解,写出函数表达式,-,7,（3）逻辑功能,由真值表可以看出，EN是选通端，对数据通行进行控制。当EN=0时，根据不同的地址码A2A1A0选通相应的通道，且仅选通一路。,可见该电路是一个多路选择器（也称为数据选择器）。实现的功能是从多个输入信号中选择一个信号输出，或者将并行输入转换为串行输出。,EN,由表达式求出真值表,-,8,多路选择器应用举例：实现逻辑函数,F是一个四变量函数，所以要用具有三个地址输入端的选择器，即用8选1的多路选择器实现。假设用74LS151，在3个地址输入端A2、A1、A0分别输入A、B、C这3个变量。比较上述表达式可知,用多路选择器实现逻辑函数F如图所示。,图10.3（c）,-,9,10.2组合逻辑电路的设计,(1)分析要求,列真值表(2)由真值表写表达式(3)化简(4)画逻辑图,-,10,例1(10.4)某设备有开关A、B、C，要求：只有开关A接通的条件下，开关B才能接通；开关C只有在开关B接通的条件下才能接通。违反这一规程，则发出报警信号。设计一个由与非门组成的能实现这一功能的报警控制电路。,解：由题意可知，该报警电路的输入变量是三个开关A、B、C的状态，设开关接通用1表示，开关断开用0表示；设该电路的输出报警信号为F，F为1表示报警，F为0表示不报警。,分析题意,写出真值表,由真值表写表达式,-,11,化简函数表达式,画逻辑图,-,12,设计一个路灯的控制电路（一盏灯），要求在四个不同地方都能独立控制灯的亮灭。用最简的电路实现,例2,解:,设四个控制开关为A、B、C、D，开关动作使灯L亮为1，使灯L灭为0。,由真值表写表达式,分析题意,写出真值表,化简函数表达式,画逻辑图,-,13,练习1设有甲乙丙三人进行表决，若有两人以上（包括两人）同意，则通过表决，用ABC代表甲乙丙，用L表示表决结果。试写出真值表，逻辑表达式，并画出用与非门构成的逻辑图。,解：,由真值表写表达式,分析题意,写出真值表,化简函数表达式,用1表示同意，0表示反对或弃权。可列出真值表如下：,-,14,画逻辑图,-,15,三个工厂由甲、乙两个变电站供电。若一个工厂用电，由甲变电站供电；若两个工厂用电，由乙变电站供电；若三个工厂同时用电，则由甲、乙两个变电站同时供电。设计一个供电控制电路，用与非门构成。,练习2,解:,设三个工厂用A、B、C表示，用电为1，不用电为0。两个变电站用M（甲）、N（乙）控制，供电为1，不供电为0。,化成与非门形式,由真值表写表达式,分析题意,写出真值表,化简函数表达式,画逻辑图,-,16,10.2.2组合逻辑电路设计实例,1.设计优先编码器,设计要求：将Y0Y9十个信号编成二进制代码。其中Y9的优先级别最高，Y0最低。当有几个信号同时出现在输入端时，要求只对优先级别最高的信号进行编码，且输入输出都是低电平有效。,分析要求：Y0Y9共10个信号，根据公式2nN=10，取n=4即取4位二进制码进行编码。根据设计要求，优先级别高的排斥优先级别低的，当输入端有几个信号同时存在时，优先级别低的信号无论电平高低，对输出均无影响。,-,17,被排斥的量用“”号表示。优先级别高的排斥优先级别低的。输出4位二进制码用DCBA表示，它们共有16种组合，用来对Y0Y9进行编码的方案很多，我们采用其中一种方案。可得到真值表。,分析题意,写出真值表,-,18,由真值表写表达式,化简函数表达式,-,19,如果同时输入为低电平0时，则输出=0110即对进行编码;如果均为高电平时，则输出全为高电平，此时为隐含着的对的编码。,验证,画逻辑图,-,20,2.设计加法器,设计要求：设计一个四位二进制数的加法器,要设计一个四位二进制数加法器，我们首先要弄清楚一位二进制数如何相加。一位二进制数相加不仅要考虑本位的加数与被加数，还要考虑低位的进位信号，而输出为本位和及向高位的进位信号，这就是通常所说的全加器。由于一位全加器是构成多位加法器的基础，故先设