saleae逻辑分析仪SignalTapⅡ逻辑分析仪教程xx0528_第1页
saleae逻辑分析仪SignalTapⅡ逻辑分析仪教程xx0528_第2页
saleae逻辑分析仪SignalTapⅡ逻辑分析仪教程xx0528_第3页
saleae逻辑分析仪SignalTapⅡ逻辑分析仪教程xx0528_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

saleae逻辑分析仪SignalTap逻辑分析仪教程xx0528 逻辑分析仪图文教程 专业班级：电力姓 名：学 号：时 间： 13级2班 郑竣杰 3113001333 xx年5月27日 摘要 对于数电实验三（基于FPGA 设计的十进制加减计数器），我们同学有必要通过逻辑分析仪获取相应的输入输出，即在已经将十进制加减计数器设计完毕的基础上，为所设计的十进制加减计数器进行逻辑分析。今笔者通过文字讲解与图片讲解对此进行指导。 指导 1. 截图软件： 笔者所用的截图软件为FastStone ，利用实验室的亦可以下载，可以为各位同学所得的逻辑数据进行截图； 2. 打开已完成的bdf 界面； 3. 设置时钟信号，并分配相应的引脚，注意在修改bdf 后，需要再一次对原理图进行编译，才能有效地设置引脚； 4. 打开逻辑分析仪； 5. 找到如下图的界面，添加要被监控的信号，选择到的信号才能被监控。实现如下：双击空白处来选择； 6. 选择需要检测的引脚，本文中以计数器的使能端e 、复位端reset 、时钟信号输入key1、加减控制信号输入端ud 作为输入信号，而计数器的四位输出q 【0】、q 【1】、q 【2】、q 【3】作为输出信号，来加以实现监控； 7. 确认后，原界面变为如下所示； 8于逻辑分析仪找到图示界面，选择相应的时钟信号； 9. 点击确认后，将其保存于文件夹中； 25. 返回主界面运行全编译，如果在未进行逻辑分析仪的设置前已经进行了全编译，则这里需要再进行一次； 26. 将FPGA 连接电源，并利用USB 线与计算机连接，注意于逻辑分析仪如下界面 设置硬件输入，并完成扫描； 27. 选取相应的sof 文件； 28. 下载至实验板上； 29. 于逻辑分析仪如下界面中选择auto analysis; 30. 于逻辑分析仪中点开data 界面，即可得到所监测的数据；若按下相应按键，数据图将会
人人文库> 全部分类> 应用文书 > 年终总结

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论