数电-组合逻辑电路练习题ppt课件

.,第1页,数字电子技术自测练习,第3章组合逻辑电路,.,第2页,数字电子技术第3章组合逻辑电路单项选择题,1、组合逻辑电路在结构上()。,根据组合逻辑电路任一时刻的输出信号，仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关的功能特点，在结构上仅由门构成且没有反馈。,.,第3页,数字电子技术第3章组合逻辑电路单项选择题,2、下列对组合逻辑电路特点的叙述中，错误的是()。,组合逻辑电路在结构上，仅由门构成，没有反馈，没有存储元件。因而在逻辑功能上，当时的输入信号决定着当时的输出信号。,.,第4页,数字电子技术第3章组合逻辑电路单项选择题,3、下列器件中，实现逻辑加法运算的是()。,半加器、全加器、加法器等电路，是实现算术加法运算而不是实现逻辑加法运算。或门电路不是实现逻辑加法运算。,.,第5页,数字电子技术第3章组合逻辑电路单项选择题,4、可以有多个输入信号同时有效的编码器是()。,二进制编码器、二十进制编码器（8421BCD码编码器是二十进制编码器的一种），其输入量有约束，任一时刻只允许一个输入信号有效，只对有效的一个输入信号进行编码。即限制输入方式保证任一时刻只对一个输入信号进行编码。优先编码器，输入量无约束，允许同一时刻有多个输入信号有效，但只对其中一个优先级别高的输入信号进行编码。即电路能选择一个输入信号进行编码。,.,第6页,数字电子技术第3章组合逻辑电路单项选择题,5、3线8线译码器74LS138，当控制端使其处于不译码状态时，各输出端的状态为()。,74LS138是0输出有效的3线8线译码器，处于不译码状态时各输出端应无输出，即为全为1状态。,.,第7页,数字电子技术第3章组合逻辑电路单项选择题,6、下列不是3线8线译码器74LS138输出端状态的是()。,译码工作时，74LS138是0输出有效的3线8线译码器，每输入一组代码，8个输出端只有1个输出端为0，其他输出端为1；处于不译码状态时各输出端全为1。,.,第8页,数字电子技术第3章组合逻辑电路单项选择题,7、n位代码输入的二进制译码器，每输入一组代码时，有输出信号的输出端个数为()。,二进制译码器工作时，将所输入的一组代码翻译成唯一的一个十进制数。因此，每输入一组代码仅1个输出端有输出信号。,.,第9页,数字电子技术第3章组合逻辑电路单项选择题,.,第10页,数字电子技术第3章组合逻辑电路单项选择题,9、4位二进制译码器，其输出端个数为()。,二进制译码器，工作时将输入变量的全部取值组合都翻译成十进制数。4位二进制译码器，有4个输入变量，应译成24=16个十进制数，即有16个输出端。,.,第11页,数字电子技术第3章组合逻辑电路单项选择题,10、集成4位二进制数据比较器为最低位芯片时，级联输入端（扩展端）的接法是()。,集成4位二进制数据比较器的输出是由比较输入、级联输入（扩展输入）共同决定的，级联输入是更低位的比较结果（不是数本身）。比较时，高位能确定出大小关系则不看低位，高位相等时由低位决定比较结果。因此，比较器为最低位芯片时级联输入端（扩展端）的接法是：(ab)=0,(a=b)=1,(ab)=0、(a=b)=1、(ab)=0、(a=b)=1、(aB时输出Y=1，则输出Y的表达式为Y=。,.,第39页,数字电子技术第3章组合逻辑电路填空题,8、如图所示的组合逻辑电路，输出逻辑表达式Y=。,由门的运算关系，由输入端到输出端逐级写出逻辑表达式再化简：,.,第40页,数字电子技术第3章组合逻辑电路填空题,9、由4位加法器74LS283构成的组合逻辑电路如图所示，逻辑功能是。,将余3码转换成8421BCD码,4位加法器74LS283的进位输入CI=0,被加数输入B3B2B1B0=1101,输出关系式：WXYZ=DCBA+1101是余3码转换成8421BCD码的关系式。,.,第41页,数字电子技术第3章组合逻辑电路填空题,10、如图所示的组合逻辑电路，其输出逻辑表达式F(A,B,C)=m()。,3，5，6，7,.,第42页,数字电子技术第3章组合逻辑电路填空题,11、如图所示的组合逻辑电路，当输入ABC=XYZ时，输出F=，当输入ABCXYZ时，输出F=，该电路的逻辑功能是。,01对2个三位二进制数进行同比较,.,第43页,数字电子技术第3章组合逻辑电路填空题,12、如图所示的组合逻辑电路，其输出逻辑表达式为F=。,由逻辑电路的输入端到输出端逐级写出逻辑表达式：,.,第44页,数字电子技术第3章组合逻辑电路填空题,13、实际的组合逻辑电路中，信号经过不同的路径到达某点时会产生时差，这种时差现象称为，由此可能产生的错误输出称为组合逻辑电路的。,竞争冒险,.,第45页,数字电子技术第3章组合逻辑电路填空题,14、如果某个逻辑门的两个输入变化，