专科生期末试卷二十答案.doc

专科生期末试卷二十答案一 填空题1. A.运算器 B.主存储器 C.控制器2. A.系统程序 B.应用程序3. A.+127 B.-128 C. D.4. A.触发器 B.电容5. A.D B.(D) C.(PC)+D6. A.指令控制 B.操作控制 C.时间控制 D.数据加工7. A.总线带宽 B.传输速率二 选择题1. B 2. C 3. D 4. C 5. D 6. C 7. C 8. B 9. C 10. B 11. C 12. C 13. C 14. B 15. C 16. D 17. B 18. C 19. B 20. B三 计算题1解：设最高位为符号位，输入数据用补码表示为：X补=01111，Y补=10011乘积符号位单独运算：X0Y0=01=1算前求补器输出：X=1111 Y=1101 1 1 1 1 1 1 0 1 1 1 1 1 0 0 0 0 1 1 1 1 + 1 1 1 1 1 1 0 0 0 0 1 1算后求补器输出为，加上乘积符号位1，最后得补码乘积值为XY补=利用补码与真值的换算公式，补码二进制数的真值是 XY=-128+125+124+123+122+120=(-195)10十进制数乘法验证：XY=15(-13)=-1952. 解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据总线带宽定义，有： Dr=D/F=Df=4B33106/s=132MB/s四 简答题1解：DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。2解：指令是计算机执行某种操作的命令，也就是常说的机器指令。一台机器中所有机器指令的集合，称这台计算机的指令系统。3解：CPU有以下寄存器：（1） 指令寄存器（IR）：用来保存当前正在执行的一条指令。（2） 程序计数器（PC）：用来确定下一条指令的地址。（3） 地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。（4） 缓冲寄存器（DR）：作为CPU和内存、外部设备之间信息传送的中转站。补偿CPU和内存、外围设备之间在操作速度上的差别。 在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。（5） 通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。（6） 状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条 件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。4解：中断处理过程如下：(1) 设备提出中断请求(2) 当一条指令执行结束时CPU响应中断(3) CPU设置“中断屏蔽”标志，不再响应其它中断请求(4) 保存程序断点（PC）(5) 硬件识别中断源（转移到中断服务子程序入口地址）(6) 用软件方法保存CPU现场(7) 为设备服务(8) 恢复CPU现场(9) “中断屏蔽”标志复位，以便接收其它设备中断请求(10) 返回主程序五 应用题中央仲裁器IR2IM2IR0IM0IM1IR11解：（1）假设中断控制器采用独立请求方式进行仲裁，根据优先次序，B、C、A三台设备与CPU连接示意图如C20.1所示。其中IM为“中断屏蔽”标志，IR为“中断请求”标志。中断处理次序为BCACPU,应设“中断屏蔽”标志IM2IM1IM0=000，其中设备B优先级最高，设备C优先级次之。三台设备组成三级中断系统。 0 1 0 1 0 1 CPU设备B 2级设备C 1级 图C20.1设备A 0级 （2）三台设备同时发生中断请求时CPU执行程序的轨迹如图C20.2所示。 设备A中断 设备C中断 设备B中断 服务程序 服务程序 服务程序主程序 图C20.22. 解：存储器地址空间分布如图C20.3所示 ROM (8K8位) RAM(8K8位)0000 ROM芯片容量为8K8位，只需一片即满足设计要求。该芯片地址线共14位（214=8K），即A13-A0,数据线8位，即D7-D0.20001FFF RAM芯片容量为8K8位，需3片才满足设计要求。该芯片地址线也是A13-A0,数据线8位：D7-D0.存储器总容量为32K，CPU需提供15条