数字电子技术基础 第八章.ppt

PanHongbingVLSIDesignInstituteofNanjingUniversity,数字电子技术基础第八章可编程逻辑器件,8.1概述,数字集成电路：通用型：中小规模（74及其改进系列，CC4000系列，74HC系列等）专用型：专用集成电路ASIC（ApplicationSpecificIntegratedCircuit）可编程逻辑器件（ProgrammableLogicDevice,简称PLD）可编程阵列逻辑PAL(ProgrammableArrayLogic)通用阵列逻辑GAL(GenericArrayLogic)复杂的可编程逻辑器件EPLD（ErasableProgrammableLogicDevice）复杂的可编程逻辑器件CPLD(ComplexProgrammableLogicDevice)现场可编程门阵列FPGA（FieldProgrammableGateArray）,图8.1.1PLD电路中门电路的惯用画法（a）与门（b）输出恒等于0的与门（c）或门（d）互补输出的缓冲器（e）三态输出的缓冲器,8.2现场可编程逻辑阵列（FPLA）,图8.2.1FPLA的基本电路结构,图8.2.2FPLA的异或输出结构,图8.2.3时序逻辑型FPLA的电路结构,8.3可编程阵列逻辑(PAL),20实际70年代末由MMI公司推出。采用双极型工艺制作，熔丝编程方式。,8.3.1PAL的基本电路结构,图8.3.1PAL器件的基本电路结构,图8.3.2编程后的PAL电路,8.3.2PAL的几种输出电路结构和反馈形式,专用输出结构可编程输入/输出结构寄存器输出结构异或输出结构运算选通反馈结构,一、专用输出结构,图8.3.3具有互补输出的专用输出结构,输出端采用与或门、与或非门结构或互补输出结构。,二、可编程输入/输出结构,图8.3.4PAL的可编程输入/输出结构,图8.3.5带有异或门的可编程输入/输出结构,图8.3.6PAL的寄存器输出结构,三、寄存器输出结构,图8.3.6PAL的寄存器输出结构,利用此输出结构可以存储与-或逻辑阵列输出的状态，还可以很方便地组成各种时许逻辑电路。,四、异或输出结构,图8.3.7PAL的异或输出结构,利用这种电路结构便于对与-或逻辑阵列输出的函数求反，还可以实现对寄存器状态进行保持的操作。,五、运算选通反馈结构,图8.3.8PAL的运算选通反馈结构,在异或输出结构的基础上再增加一组反馈逻辑电路，构成运算选通反馈结构。,8.3.3PAL的应用举例,图8.3.9产生16种算术、逻辑运算的编程情况,例8.3.1用PAL器件设计一个数值判别电路,图8.3.10PAL14H4按式8.3.2编程后的逻辑图,例8.3.2P399,图8.3.11例8.3.2输出状态的卡诺图,图8.3.12例8.3.2中编程后的PAL16R4的逻辑图,8.4通用阵列逻辑（GAL）,可多次重新编程，克服了PAL器件的不可改写的缺点。8.4.1GAL的电路结构Lattice公司以常用的GAL16V8为例。,图8.4.1GAL16V8的电路结构图,图8.4.2由3个编程单元构成的与门,图8.4.3GAL16V8编程单元的地址分配,8.4.2输出逻辑宏单元(OLMC),图8.4.4OLMC的结构框图,包含一个或门、一个D触发器和由4个数据选择器及一些门电路组成的控制电路。,图8.4.5GAL16V8结构控制字的组成,8.4.3GAL的输入特性和输出特性,图8.4.6OLMC5种工作模式下的简化电路（图中NC表示不连接）（a）专用输入模式（b）专用组合输出模式（c）反馈组合输出模式（d）时序电路中的组合输出模式（e）寄存器输出模式,图8.4.7GAL的输入缓冲器电路,其输入结构为较为理想的高输入阻抗器件，内部的输入电路还具有滤除噪声和静电防护功能。,图8.4.8GAL的输出缓冲器电路,具备一般三态输出缓冲器的特点（能驱动较大的负载、起隔离作用以及实现对输出的三态控制）。还具有两个突出特点：1、输出级采用了单一类型的N沟道增强型MOS管。不会发生CMOS电路锁定效应。2、输出具有“软开关特性”,图8.4.9GAL的静态输出特性（a）输出为高电平时（b）输出为低电平时,8.5可擦除的可编程逻辑器件(EPLD),8.5.2EPLD的基本结构和特点特点：1、采用CMOS工艺，低功耗、高噪声容限。2、采用了UVEPROM工艺，可靠性高，可改写，集成度高，造价便宜。3、输出部分采用了类似于GAL器件的可编程的输出逻辑宏单元。灵活性强。,EPLD的与-或逻辑阵列,图8.5.1AT22V10的电路结构框图,图8.5.2每组乘积项分为两部分的可编程结构,图8.5.3与或逻辑阵列的乘积项共享结构,8.5.3EPLD的输出逻辑宏单元（OLMC）,图8.5.4AT22V10的OLMC电路结构图,图8.5.5ATV750的OLMC电路结构图,特点：每个触发器的时钟、异步置零信号都是独立的，且与逻辑阵列的一个乘积项给出，是可编程的。不仅可用于同步时许逻辑电路设计，还可用于异步时序逻辑电路设计。,8.6复杂的可编程逻辑器件（CPLD）,8.6.1CPLD的总体结构内部将类若干个类似于GAL的功能模块和实现互连的开关矩阵集成于同一芯片上。多采用E2CMOS工艺。在系统可编程器件isp-PLD。内部集成编程所需的高雅脉冲产生电路及编程控制电路。,图8.6.1ispLSI1032的电路结构框图,图8.6.2ispLSI1032的逻辑功能划分框图,8.6.2CPLD的通用逻辑模块(GLB),由可编程的与逻辑阵列、乘积项共享的或逻辑阵列和输出逻辑宏单元（OLMC）三部分组成。或逻辑阵列采用了乘积项共享的结构形式。通过编程可将GLB设置成其他4种连接模式：高速旁路模式、异或逻辑模式、单乘积项模式和多重模式。,图8.6.3通用逻辑模块（GLB）的电路结构,图8.6.4GLB的其它几种组态模式（a）高速旁路模式（b）异或逻辑模式（c）单乘积项模式,8.6.3CPLD的输入/输出单元（IOC）,由三态输出缓冲器、输入缓冲器、输入寄存器/锁存器和几个可编程的数据选择器组成。,图8.6.5输入/输出单元（IOC）的电路结构,图8.6.6IOC的各种组态,8.7现场可编程门阵列(FPGA),8.7.1FPGA的基本结构由若干独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接成所需要的数字系统。,图8.7.1FPGA的基本结构框图,构成：由三种可编程单元和一个用于存放编程数据的静态存储器组成。三种可编程的单元是输入/输出模块IOB、可编程逻辑模块CLB和互连资源IR。它们的工作状态由编程数据存储器中的数据设定。,图8.7.2FPGA内静态存储器的存储单元,特点：有很强的抗干扰能力和很高的可靠性。停电后数据丢失。通电后需重新装载。,8.7.2FPGA的IOB和CLB,以Xilinx的XC2064为例一、IOB,图8.7.3XC2064的IOB电路,每个IOB由输出三态缓冲器G1、触发器、输入缓冲器G2和两个数据选择器MUX1、MUX2组成。,二、CLB,每个CLB的电路中包含组合逻辑电路、存储电路和由一些数据选择器组成的内部控制电路。,图8.7.4XC2064的CLB电路,图8.7.5XC2064中CLB的3种组态（a）四变量任意函数（b）两个三变量任意函数（c）五变量逻辑函数,图8.7.6二变量通用逻辑模块的原理图,图8.7.7XC2064中CLB的存储电路,8.7.3FPGA的互连资源,互连资源有三类：金属线、开关矩阵SM(SwitchingMatrices)和可编程连接点PIP(ProgrammableInterconnectPoints)。,图8.7.8FPGA内部的互连资源,图8.7.9开关矩阵和可编程连接点,图8.7.10利用水平和垂直通用连线和开关矩阵实现连接,8.7.4编程数据的装载,将编程数据写入FPGA内部编程数据存储器称为装载。,图8.7.11用直接连线实现连接,图8.7.12XC2064的主并装载模式（a）电路接法（b）写入数据的时序图,图8.7.13石英晶体振荡器电路,图8.7.14装载过程的流程图,8.8在系统可编程通用数字开关（ispGDS）,目的：在由多片ispPLD构成的数字系统中，为了改变电路的逻辑功能，需要改变它们之间的连接以及它们与外围电路的连接。ispGDS（In-SystemProgrammableGenericDigitalSwitch）,图8.8.1ispGDS22的结构框图,图8.8.2ispGDS22的输入/输出单元（IOC）,特点,1、使硬件的设计工作更加简单、方便。2、在调试工作中通过写入编程数据很容易将电路设置成各种便于调试的状态，对电路进行测试，比直接设置硬件电路的状态要方便。3、用ispPLD构成的系统在运行操作上也十分方便。,8.9PLD的编程,PLD的编程大体可按以下步骤：1、进行逻辑抽象。2、选定PLD的类型和型号。3、选定开发系统。4、以开发系统软件能接受的逻辑功能描述方式（如逻辑图、硬件描述语言、波形图等）编写计算机输入文件。5、上机运行。6、下载。7、测试。,复习思考题,R8.1.1各种PLD的共同特征是什么?它们和标准化的数字集成电路器件有何不同?R8.2.1在输入端和输出端数目相同的条件下,能否用PROM代替FPLA而得到逻辑功能相