微处理器系统结构及关键技术 第三章.ppt

微处理器系统结构和嵌入式系统设计(综合、部分应用过程)陈可松，第三章微处理器体系结构和核心技术，第三章微处理器体系结构和核心技术，3.1微处理器体系结构和功能模块介绍处理器的主要功能处理器的基本结构简化处理器模型结构示例3.2处理器设计命令系统数据路径控制进程时序部件控制逻辑3.3命令行技术3.4典型微处理器体系结构介绍3.5高级微处理器数据类型、命令功能、命令格式、寻址方式、ALU、Reg、总线、程序、命令、微操作、时钟周期、操作周期、功能、操作、限制、设计、宽度、周期、中央处理器center 本质上，处理器的作用是协调和控制计算机的各个部件，执行程序(命令序列)。处理器的五大功能：命令控制：控制命令按程序逻辑顺序执行。操作控制：根据命令执行过程和命令协议功能生成各种操作控制信号。定时控制：在适当的时间(瞬间)使相应的操作控制信号有效，并保持必要的时间。数据处理：数据的算术和逻辑运算处理。中断处理：必须能够及时处理程序运行过程中发生的I/o操作请求和异常。CPU是CPU最基本的功能，它负责协调和控制计算机的每个组件，执行程序的命令序列，因此必须具备以下基本功能：命令：如果程序已经在存储器中，首先根据程序入口地址取出程序，发送命令地址和控制信号。分析命令：也就是说，命令解密意味着分析目前掌握的命令，要求进行某种操作，生成相应的操作控制命令。执行指令：根据分析指令生成的“操作指令”通过执行计算仪表、存储器和输入/输出设备形成相应的操作控制信号序列，包括操作结果处理和下一指令地址的形成。微处理器的基本结构，冯诺依曼机器：五大部件存储串行单序列，数据路径，CPU的RTL说明：数据路径控制器，数据路径3360ALU+Reg内部总线，外部形成3总线形式；2.寄存器MAR和MDR可以轻松控制CPU和主内存之间的传输路径。寄存器MAR和MDR对用户透明。也就是说，不能以编程方式访问。微处理器的整体结构，1 .数据通道配置：ALU寄存器内部总线功能：基本二进制算术、逻辑和移位运算；根据操作结果设置状态标志(进入/临时、溢出等)。特性：数据通路宽度：I-length，CPU一次传输和处理数据的能力。资料路径周期：执行ALU运算并储存结果的处理作业。2.控制单元(控制器)时序控制组件：命令周期、操作周期、时钟周期(操作脉冲)命令解码逻辑：微程序(CISC)、硬连接逻辑(RISC)、不同的CPU设计策略：CISC和RISC，1 .CISC(complex instructionsetcomputer，复杂指令集计算器)持续改进原始指令的功能，取代原始程式区段完成的功能，从而使软体功能硬化。2.RISC(reducedinstructionssetcomputer，精简指令集电脑)透过减少指令种类和简化指令功能，降低硬体设计的复杂性，提高指令执行速度。最新计算机：RISC CISC、CISC的特性和设计理念、美国加利福尼亚大学Berkeley的研究表明，许多复杂的命令很少使用，“2-8原则”控制器硬件很复杂(命令很多、长格式和复杂数据类型不统一)，占用了大量芯片面积，容易出错，VLSI设计也很困难。指示工作繁杂，执行速度慢。指令规格不好，不使用流水线技术提高性能。RISC的特性和设计理念，RISC机器的设计必须遵循以下五个原则命令条少，格式简单，容易解码；只有load和store命令提供足够的寄存器以访问内存。指令直接由硬件执行，在单个周期内完成。充分利用管道。强调编译器优化的作用。命令集结构(ISA)是体系结构的主要内容之一，功能设计决定硬件和软件的功能分配。考虑速度、成本和灵活性实现方式硬件、软件优化战略RISC、CISC；管道多核、内容数据类型、命令功能、命令格式、寻址方法实施阶段应用初始命令分类和特定命令；为命令系统编写各种高级语言编译器；执行各种算法程序的仿真测试，验证命令系统的操作码和寻址方法的性能是否更高。使用硬件的高频使用说明，使用软件的低频使用说明。指令系统设计、指令集设计示例：假定指令是8位字符，使用两种方法：双地址指令、源操作数寄存器寻址(R0到R3)和即时寻址。目标操作数可以使用两种寻址方法：寄存器寻址和内存直接寻址。为以下9个机器命令设计可执行代码方案：如果使用固定长度编码(8bit)方案，则可以定义命令格式。=0000表示ADD=0001，SUB=0010表示MOV=0011，IN=0100表示RR，目标寄存器编号，源寄存器编号，操作码，机器脚本，机器命令符号表示法是机器命令Opcode可以缩写为mnemonic。ADD加SUB减MUL乘DIV从资料库(LOAD除外)存储STOR、汇编语言、数据类型、特定类型的数据无符号整数、有符号整数、非浮点数数据：字符串检查字符长度(对数据长度的限制)截断或溢出，指令类型，指令可按功能分为三种基本类型：1.数据传输：将数据从一个位置(源地址)复制到另一个位置(目标地址)，传输结束后源地址的内容不会更改。数据传播范围：R-R、R-M、M-R或M-M数据传播宽度：通常为固定值(例如8、16或32bit)，其他宽度的数据传播通常可以通过软件移动和合并操作完成。2.数据运算：包括算术运算(加、减、乘、除等)和逻辑运算(和、或、非、xor等)。这些命令要求操作数的类型和长度明确。3.控制类：用于更改典型的程序执行过程，主要用于完成程序的跳转，包括传输说明和流程说明。I/O？机器命令元素，操作码：需要完成的任务；原始操作数(sourceoperandreference):操作所需的输入；结果操作数：操作的结果。下一个命令(nextinstructionreference):告诉CPU从何处删除命令。命令格式，在计算机中，命令以位字符串表示。根据指令的每个元素，这些位字符串将拆分为多个字段。opcode字段：指示CPU应执行的操作按操作类型分组。相似操作要求是相同或相似的控制信号，因此编码也是相似的(尽可能多的公共位)操作数字段/地址字段：描述源操作数和目标操作数所持有的位置信息(r、m或I/O)。描述源操作数和目标操作数的数据类型；下列指令地址字段：如果位于当前指令之后立即位于主资料档案库中或虚拟资料档案库中，则无需显示引用。如果可能发生跳跃，则必须显示存储地址。指令类型是CPU的软件功能特性，根据寻址方法的不同，CPU硬件功能特性，操作码字段，公用指令字段分配，操作码位段分配，操作码扩展，操作数段，binaryoperation通常为要缩短命令长度，可以使用以下方法：只有一个地址分配给内存中的操作数，其他地址分配给寄存器，相应的寄存器编号可以在命令格式中明确指定。用命令形式隐含的地址替换一个、两个或三个操作数的地址。可以将抑制的地址指定给嵌套在命令形式的操作码中的专用寄存器。机器命令结构：M-M、M-R、R-R、机器命令结构：0地址、单地址、双地址、寻址方式、操作数物理存储位置：寻址方式：1。将操作数分配给脚本：立即寻址2。将操作数分配给寄存器：寄存器(直接)寻址3。指定记忆体的运算元：记忆体直接定址、记忆体间接定址4。将操作数分配给汇编程序：相对寻址5。操作数I/O接口中指定：存储寻址(存储映像寻址)或端口寻址(单独寻址)；即时计数寻址immediateaddressingmode、寄存器直接寻址方法registerdirectaddressingmode、阵列的直接寻址memorydirectaddressingmode、指令中的地址字段将立即编号为存储单元的地址。寄存器直接寻址、内存间接寻址memoryindireddrressingmode、(1)寄存器间接寻址方法(2)内存间接寻址方法(3)位移寻址方法(4)寻址方法也就是说，寄存器内容指向可以访问操作数的一个存储单元。30/86、存储间接寻址方式memoryindirectaddressingmode、多级间接寻址；通常用于访问存储中的“跳转表”。跳转表标题在寄存器中指定，其中每个表条目指向操作数可访问的存储单元。跳转表、位移寻址方式displacementaddressingmode，通常用于访问数组、矩阵类矢量数据：寄存器值指定数组的第一个地址，立即计数指定组内的偏移量。、指数寻址方法indexedaddressingmode、通常用于访问数组和矩阵类矢量数据。寄存器1的值指定阵列的第一个地址，寄存器2指定组内的偏移。比例寻址方法scaledaddressingmode，操作数长度(以字节为单位)，偏移寻址指数寻址自增加/自减少寻址，PC相对寻址方法program counter-related dmode说明：JUMPabe操作：PC updated immsign _ ext，删除当前命令后的PC值，出现在命令中，主数据路径结构，ALU实施：(1)在主门电路中完全相加(2)用n位加法器配置n位加法器；(3)以加法器为核心，扩展输入选择逻辑，实现其他基本算术和逻辑运算。ALU函数说明示例，算术逻辑运算功能，移位运算功能，定义数据路径中的数据流，实现数据路径，程序，命令，微操作，计时控制部件，计时控制部件生成满足计时要求的各种系统所需的控制信号。指令周期是读取和执行一个命令所需的时间周期指令周期中不同会话时钟周期系统的最小基本时间段、Cpu的多级定时、一个指令周期中的多个周期、指令周期状态图、指令地址计算、指令作业解码、操作数、数据操作、操作数地址计算、存储的操作数、操作数地址计算、CPU访问存储或II/O和m使用异步控制。根据微控指令的形成方式，控制器可以分为两种基本类型：随机逻辑和微程序。控制器的设计、控制器根据命令解码结果和当前状态确定时间、条件标准、命令执行、动作：执行定时控制信号生成命令所需的控制信号响应各种中断或异常事件请求，随机逻辑CPU的体系结构、随机逻辑(硬连接逻辑)体系结构使用布尔逻辑函数表示控制单元的输入和输出之间的关系。时序部件、命令预处理、随机逻辑CPU的特征：简化命令以减少使用的门电路总数，从而降低间接费用。缺点：指令集结构和硬件逻辑方程之间存在密切的关系，设计过程复杂。由于可重用性低，设计结果很少在未来的新CPU设计中重复使用。适用于更简单的脚本结构。最小化逻辑灌嘴的数量，最佳化硬体逻辑，尽可能少地使用触发程式，以最小化硬体计时逻辑灌嘴系列。为了满足时序约束(逻辑增量)，并行路径生成指令集逻辑简化简单，寄存器数减少，随机逻辑CPU的设计点，RISC，这是最重要的目的，随机逻辑CPU的设计阶段，指令集结构驱动定义硬件逻辑方程式所需的指令集结构。根据指令集确定硬件逻辑和状态机。硬件逻辑方程提供了对指令集结构的反馈，从