数字逻辑与数字系统4-3ppt课件

数字逻辑与数字系统,湖南科技大学计算机科学与工程学院主讲：余庆春Email：fishhead_516,本章内容,第四章组合逻辑电路,（1）组合逻辑电路的特点与表示方法,（2）组合逻辑电路的分析方法与设计方法,（3）各种数值比较器、译码器、编码器、全加器、数据选择器、数据分配器的逻辑功能与应用(4)组合逻辑电路中的竞争冒险问题,2,第四章组合逻辑电路,4.4常用组合逻辑电路,数值比较器,译码器,多位加法器,编码器,数据选择器,通用性强、兼容性好、功耗小、工作稳定可靠,3,第四章组合逻辑电路,4.4常用组合逻辑电路,4.1.4编码器（Encoder）,编码的概念用数码信号表示特定对象的过程称为编码，如运动员号码、身份证号码、汉字编码等。,计算机系统中的编码：将输入的每个高/低电平信号变成一个对应的二进制代码特点：n位二进制符号可以表示2n种信息，称为2n线-n线编码器,4,5,输出0100（4）,典型编码器示例：键盘或按键的编码工作,4.1.4编码器（Encoder）,5,6,编码器：具有编码功能的逻辑电路。,编码器的逻辑功能：能将每一组输入信息变换为相应二进制的代码输出。,如4线-2线编码器：将输入的4个状态分别编成4个2位二进制数码输出；,如8-3编码器：将输入的8个状态分别编成8个3位二进制数码输出；,如BCD编码器：将10个输入分别编成10个4位8421BCD码输出。,特点：n位二进制符号可以表示2n种信息，称为2n线-n线编码器,4.1.4编码器（Encoder）,6,有一键盘输入电路，一共有8个按键，键按下时，对应的输入信号为高电平。,编码器的作用就是把每一个键信号转化成相应的编码（键码）。,第四章组合逻辑电路,二进制编码器,4.1.4编码器（Encoder）,7,真值表：,假设任何时刻有且只有一个输入信号有效,逻辑表达式：,第四章组合逻辑电路,二进制编码器,8,以此类推：,令,代入Y2的表达式就得到：,同理,则满足,第四章组合逻辑电路,二进制编码器,9,思考：当有两个输入信号同时有效时，如I2和I4同时有效时，将出现什么情况？,第四章组合逻辑电路,二进制编码器,4.1.4编码器,二进制编码器,4.1.4编码器（Encoder）,10,二十进制编码器,将09十个十进制数转换为二进制代码的电路。又称十进制编码器。,10个输入端,8421编码器,4个输出端,B=“7”+“6”+“5”+“4”,A=“9”+“8”,C=“7”+“6”+“3”+“2”,D=“9”+“7”+“5”+“3”+“1”,教材采用非与非表达式，用与非门实现。,二进制编码器和二十进制（BCD码）编码器均为普通编码器。特点：任何时刻只允许输入一个编码信号。即输入信号互斥。,11,优先编码器：对输入信号规定不同的优先级，当有多个信号同时有效时，只对优先级高的信号进行编码。,第四章组合逻辑电路,优先编码器74LS148,例如：优先排队电路。火车有特快、直快和慢车。它们进出站的优先次序是：特快、直快、慢车，同一时刻只能有一列车进出。,4.1.4编码器（Encoder）,12,试用与非门和反相器设计一个优先排队电路。火车有特快、直快和慢车。它们进出站的优先次序是：特快、直快、慢车，同一时刻只能有一列车进出。,解：,例4,当特快A=1时，无论直快B，慢车C为何值，LA=1，LB=0LC=0；当直快B=1，且A=0时，无论C为何值，LB=1，LA=0,LC=0；当慢车C=1，且A=B=0时，LC=1，LA=0,LB=0。,3）根据题意，变换成与非形式,经过逻辑抽象，可列真值表：,2）写出逻辑表达式。,1）由题意进行逻辑抽象,设快车用A表示、直快用B表示、慢车用C表示；1表示该列车要进出站，否则为0。,13,4）画出逻辑电路图。,4.1.4编码器（Encoder）,14,集成优先编码器：8-3线优先编码器74LS148,第四章组合逻辑电路,优先编码器,真值表,4.1.4编码器（Encoder）,15,逻辑函数表达式,优先编码器,16,使能输入,逻辑图,优先编码器74LS148,17,简化逻辑符号,逻辑符号,国标符号,优先编码器,18,：输入，低电平有效。,：编码输出端,：使能输入端,：使能输出端，,：扩展输出端，,引脚功能说明,优先编码器,19,悬空,输入信号,编码输出,优先编码器74LS148的应用,第四章组合逻辑电路,优先编码器,20,将两块54LS148芯片级联起来就可将输入端扩展为16个，组成16线4线优先编码器,总输出的最高位输出，高电平有效,IN8IN15有输入,54LS148,1,以此类推,总的输出标志,时编码器工作,111,0,优先编码器,21,第四章组合逻辑电路,4.1.5译码器（Decoder）,译码,译码器的分类：,唯一地址译码器,将一系列代码转换成与之对应的有效信号。,二进制译码器二十进制译码器显示译码器,常见的唯一地址译码器：,译码是编码的逆过程，即将某个二进制码翻译成特定的信号，即电路的某种状态。,译码器：,具有译码功能的逻辑电路称为译码器。,22,第四章组合逻辑电路,4.1.5译码器（Decoder）,二进制译码器,译码输入：n位二进制代码,译码输出：m位输出信号m=2n,译码规则：对应输入的一组二进制代码有且仅有一个输出端为有效电平，其余输出端为相反电平,23,1）二进制译码器结构框图,当使能输入端EI为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。,n个输入端,1个使能输入端EI,2n个输出端,二进制译码器,24,2）2线4线译码器的逻辑电路,Y0,Y1,Y2,Y3,真值表,二进制译码器,25,74LS138集成译码器,3个输入端,3个控制端,8个输出端,3)3线8线译码器的逻辑电路,26,74138集成译码器功表能,一个3线8线译码器能产生三变量函数的全部最小项。,27,如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。,基于这一点用该器件能够方便地实现三变量逻辑函数。,74LS138集成译码器,28,74138工作条件：G1=1，G2A=G2B=0,例1用一个3线8线译码器实现函数,集成译码器74138的应用-实现逻辑函数,29,由总线来的数字信号输送到不同的下级电路中去。,集成译码器74138的应用-构成的数据分配器,30,数据分配器真值表如下表,数据分配器通常用译码器实现,数据分配器,集成译码器74138的应用-构成的数据分配器,当ABC=010时，,31,74HC138译码器作为数据分配器时的功能表,集成译码器74138的应用-构成的数据分配器,32,4线-10线译码器74LS42,74LS42是一种二-十进制译码器，其输入是4位BCD码，输出是10个高、低电平信号。其真值表如右表：,33,74LS42是一种二-十进制译码器，其输入是4位BCD码，输出是10个高、低电平信号。其逻辑图如右图：,4线-10线译码器74LS42,34,b,c,d,f,e,显示译码器,（1）最常用的显示器有：半导体发光二极管、荧光管显示、液晶显示和气体放电显示（等离子体显示板）器。,共阳极显示器,共阴极显示器,显示器分段布局图,a,g,35,a,b,c,d,f,g,abcdefg,1111110,0110000,1101101,e,共阴极显示器,显示译码器,36,集成电路显示译码器74LS48,逻辑图,4个输入端,3个控制端,7个输出端,37,7448功能框图,集成电路显示译码器74LS48,显示译码器,38,真值表,39,逻辑功能,灭灯输入BI/RBO：该控制端有时作为输入，有时作为输出。当BI/RBO用作输入且BI=0时，无论其他输入端是什么电平，所有各段输出ag为0，所以字形熄灭，故称“消隐”。,动态灭零输入RBI：当LT=1，RBI=0且输入代码DCBA=0000时，各段输出ag均为低电平，与BCD码相应的字形熄灭，故称“灭零”,动态灭零