电子技术基础 数字部分(第六版) 康华光第3章逻辑门电路共9节.ppt

3逻辑门电路，3.1逻辑门电路介绍3.2基本的互补金属氧化物半导体逻辑门电路3.3不同的输出结构和参数的互补金属氧化物半导体逻辑门电路3.4类NMOS和双金属氧化物半导体逻辑门电路3.5TTL逻辑门电路*3.6ECL逻辑门电路3.7逻辑描述中的几个问题3.8逻辑门电路应用中的实际问题3.9用VerilogHDL描述互补金属氧化物半导体逻辑门电路，基本教学要求：1。了解半导体器件的开关特性。2.掌握基本逻辑门(与门、或门、与非门、或非门、异或门)、三态门、超外门和传输门的逻辑功能。3.学习门电路的逻辑功能分析方法。4.掌握逻辑门的主要参数和应用中的接口问题。3。逻辑门电路，3.1逻辑门电路介绍，3.1.1各种逻辑门电路系列介绍，3.1.2开关电路，1。通过逻辑门：实现基本逻辑运算和公共逻辑运算的单元电路。逻辑门的分类，二极管门，三极管门，TTL门，金属氧化物半导体门，PMOS门，互补金属氧化物半导体门，分立门，NMOS门，3.1.1各种逻辑门系列介绍，双金属氧化物半导体门，1。CMOS集成电路：广泛用于超大规模、超大规模集成电路，4000系列，74HC74HCT，74VHC74VHCT，低速与TTL不兼容，抗干扰功耗低，74LVC74AUC，高速与TTL兼容，抗干扰功耗强，两倍速度与74HC和TTL兼容，抗干扰功耗强，低(超低)电压速度更快，抗干扰功耗强，74系列，74LS系列TTL集成电路：广泛应用于大中型集成电路。3.1.1数字集成电路的介绍。逻辑变量取值0或1，这对应于电路中电子器件的“开”和“关”。3.1.2开关电路，(a)输出逻辑1(b)输出逻辑0，可以用金属氧化物半导体管或BJT管作为开关。3.2个基本的CMOS逻辑门，3 . 2 . 1个MOS晶体管及其开关特性，3 . 2 . 2个MOS反相器，3.2.3个其他基本的CMOS逻辑门，3 . 2 . 4个MOS传输门，CMOS门都是作为开关器件的MOS晶体管。MOS晶体管的分类：N沟道，P沟道，P沟道，N沟道，增强型，3.2.1MOS晶体管及其开关特性，1的结构和工作原理。n沟道增强型金属氧化物半导体晶体管，金属氧化物半导体晶体管的分类：栅极，符号，结构和工作原理1。n沟道增强型MOS晶体管，(1)VGS控制沟道电导率，VGS=0，VDS0，相当于两个背靠背连接的二极管，iD0.vGS0，建立vDS0,iD0.电场反演层由通道建立的最小vGS值称为导通电压Vt。1.N沟道增强型MOS晶体管的结构和工作原理，(2)VGS和VDS共同作用，vGSVT，vDS0，漏极附近的电压降低。当变几何奇异值时，iD几乎与VDS线性增加。当vdsvgd=(vgsvds) vt时，在漏极发生夹断。继续增加VDS夹断面积变大，iD饱和。2.N沟道增强型金属氧化物半导体晶体管的输出特性和传输特性。输出特性分为截止区：可变电阻区：沟道产生，iD随vDS线性增加，rds为可变电阻，由vGS控制。饱和区：(a)输出特性曲线，(b)传递特性曲线，3。其他类型的金属氧化物半导体晶体管，(1)P沟道增强型金属氧化物半导体晶体管，结构与NMOS晶体管相反。VGS和vDS电压与NMOS晶体管极性相反。开启电压vT为负，(2)N沟道耗尽型金属氧化物半导体管，正离子掺杂到绝缘层中，在衬底表面形成N沟道。VGS电压可以是正、零或负。VGS达到某个负值vP，通道被箝位，iD=0。(2)N沟道耗尽型金氧半管，图中显示了N沟道耗尽型金氧半管的符号。(3)P沟道耗尽型金属氧化物半导体管，其结构与N沟道耗尽型金属氧化物半导体管相反。符号如图所示。4.金属氧化物半导体晶体管开关电路：金属氧化物半导体晶体管工作在可变电阻区，输出低电平，金属氧化物半导体晶体管关断，输出高电平。当 IVT时，金属氧化物半导体晶体管相当于一个由可变增益开关控制的无触点开关。MOS管工作在可变电阻区，这相当于开关“闭合”，输出为低电平。则MOS管关闭，这意味着开关关闭，输出处于高电平。当I为低电平时：当I为高电平时：由于，5。MOS开关电路的动态特性，3 . 2 . 2 MOS逆变器，1。工作原理：V1、VGSN、VGSP、TN、TP、VO、0V、0V、5V、关、开、5V、5V、0V、开、关、0V、VTN=2V、VTP=-2V、逻辑图、逻辑表达式，首先，无论V1是高还是低，TN和TP总是开和关。CMOS反相器的静态功耗几乎为零。第二，金属氧化物半导体晶体管具有低导通电阻和高截止电阻。充放电时间常数小，开关速度快，承载能力强。第三，MOS晶体管的输入电阻很高，IG0。理论上，它可以配备任何相同类型的门，但负载门的输入杂散电容会影响开关速度。CMOS反相器的重要特性：2 .电压传输特性和电流传输特性，VTN，电压传输特性，电流传输特性，(传输特性)，3。输入逻辑电平和输出逻辑电平，输出高电平下限VOH(最小值)，输入低电平上限VIL(最大值)，输入高电平下限VIL(最小值)，输出低电平的上限值VOH(最大值)，4。由于电路的互补和对称特性，互补金属氧化物半导体反相器的工作速度等于其导通时间和关断时间。平均延迟时间小于10ns。带容性负载，与非门，1。CMOS与非门，(一)电路结构，(二)工作原理，VTN=2V，VTP=-2V，输入与非门电路？添加输入有什么问题？3.2.3其他基本CMOS逻辑门电路，或非门，2。VTN=2V，VTP=-2V，输入或非门电路结构？添加输入有什么问题？例如：分析CMOS电路并解释其逻辑功能。=AB，异或门电路，3 . 2 . 4 MOS传输门(双向模拟开关)，1。传输门结构和工作原理，电路，逻辑符号，1。传输门的结构和工作原理，设置TP:|VTP|=2V，TN:VTN=2V，I范围从0到5V。0V、5V、0V至5V、GSN0、TP关闭、GSP=0V (2V至5V)=2V至5V、GSN=5V (0V至3V)=(5至2) V、B、I=2V至5V、GSNVTN、TN开启、A、I=0V至3V、TN开启、TP开启、C、I=2V至3V、(1)由传输门组成的异或门、B=0、TG1关闭、TG2开启、L=A、B=1、2。传输门的应用，(2)由传输门组成的数据选择器，C=0，TG1开启，TG2关闭，L=X，TG2开启，TG1关闭，L=Y，C=1，2。传输门的应用，3.3CMOS逻辑门的不同输出结构和参数，3.3.1CMOS逻辑门的保护和缓冲电路，3.3.2CMOS漏极开路和三态门电路，3 . 3 . 3 CMOS逻辑门电路的重要参数，3.3.1输入保护电路和缓冲电路。缓冲电路可以统一参数，使得不同的内部逻辑集成逻辑门电路具有相同的输入和输出特性。(1)输入保护电路：(1)03.3V，只要它小于6.5V，1。各种门电路的输入或输出电压的极值，负载设备所需的输入电压，VOH(最小值) VIH(最小值)，VOL(最大值) VIL(最大值)，2。各种门电路的电压兼容性和电流匹配问题，充电电流和牵引电流，为负载设备提供足够的牵引电流和充电电流，驱动电路必须能够为负载电路提供足够的驱动电流，驱动电路负载电路，1) VOH(最小)VIH(最小)，2) VOL(最大)VIL(最大)。驱动电路必须能够提供满足负载电路相应标准的高电平和低电平。该图显示了给定电源电压下每个系列的四个逻辑电平参数。3.5V的互补金属氧化物半导体栅极驱动3.3V的金属氧化物半导体栅极，VOH(最小值)=4.4VVOL(最大值)=0.5V，3.3V的金属氧化物半导体栅极系列vih(最小值)=2vvil(最大值)=0.8v，ioh(最大值)=20a，iih(最大值)=5a，voh(最小值) vih(最小值)，VOL(最大值) vil(最大值)，具有牵引电流负载，输出，输入电压，具有冲洗电流负载，称为5V CMOS栅极系列，IOL(最大值)=1当负载门的数量n小于或等于4时，4.3.3 v的CMOS门驱动5个v CMOS门，等式2、3、4和所有都可以满足，但是等式1VOH(min)VIH(min)不满足使用外部上拉电阻的要求。(输入输出：驱动门输出级截止管的泄漏电流)，VOH(最小值)=2.4 VVOL(最大值)=0.4伏，5V CMOS门系列VIH(最小值)=3.5 VVIL(最大值)=1.5伏，输入输出(最大值)=0.1毫安，IIH(最大值)=5安，称为3.3VCMOS门系列，输入输出(最大值)=0.1毫安，输入输出(最大值)=5安，如图所示，低压CMOS电路之间的接口和不同逻辑电路系列之间的接口通常使用特殊的逻辑电平转换器。VDDA和VDDB分别是两个逻辑电路系列的电源电压。当门电路的输入为低电平而输出为高电平时，发光二极管发光。当输入信号为高电平而输出信号为低电平时，发光二极管发光。根据表3.3.4，当VCC=5V，体积=0.1V，人工晶状体(最大)=4mA。因此，标识值不能超过4mA。限流电阻的最小值是，例如3.8.2，74HC04六个互补金属氧化物半导体反相器中的一个用作接口电路，使得当栅极电路的输入处于高电平时，发光二极管开启并发光。机电负载接口使用各种数字电路来控制机电系统的功能，这需要相对较大的工作电压和电流。为了使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高承载能力，并且在必要时必须实现电平转换。如果负载所需的电流不是特别大，可以并联两个逆变器作为驱动电路，并联后的总最大负载电流略小于单个栅极最大负载电流的两倍。如果负载所需的电流相对较大，则需要在数字电路的输出和负载之间连接一个功率驱动装置。1.3.8.3冗余输入端子的处理措施和抗干扰措施应以不改变电路工作状态、稳定可靠为原则。一个与其他输入端并联，另一个直接连接到电源或地。与门和与非门的输入端连接到电源。或门和或非门的输入端接地。去耦滤波电容器连接在DC电源和地之间，以滤除干扰信号。2.将滤波电容去耦，以将电源地与信号地、模拟地和数字地分开。印刷板的连接应尽可能短，以消除寄生干扰。3。接地和安装过程，传统封装2输入与非门，3.8.4系列小尺寸逻辑和宽总线。与传统逻辑器件相比，小尺寸逻辑芯片体积更小。它是大规模可编程逻辑器件的补充或接口。它用于修改或完善大规模集成芯片之间的连接或外围电路的连接。具有小尺寸逻辑封装的2输入与非门。1.小尺寸逻辑电路，宽总线是指将多个相同的单元电路封装在一起，以减小体积，提高电路性能，满足计算机、信息传输等设备的总线传输要求。宽总线电路74AUC16240有16个三态输出缓冲器，分为4组，如图所示(下一页)。使用时，可连接成16位、两组8位或其他形式。在3.9版中，用VerilogHDL描述了CMOS门电路，用VerilogHDL对MOS管构成的电路进行了建模，称为开关级建模，是底层描述。nmos和pmos晶体管模型由关键词NMOS和PMOS定义。Rnmos和rpmos定义了在输入和输出端带有电阻的nmos和pmos晶体管模型。关键词supply1和supply0分别定义电源线和地线。3.9.1CMOS门电路的虚拟实境建模，1。设计示例，模块和2(1，A，B)；/IEEE13641995SyntaxinputA，B；/输入端口声明输出端口；/输出端口声明供应1伏直流电；供应商名称；电线w1；/将两个NMOS管之间的连接点定义为W1晶体管(L、Vdd、A)；/PMOS管的源极连接到Vdd pmos(L、Vdd、B)；/两个PMOS晶体管并联到NMOS(1，W1，A)；/两个NMOS管串联到nmos(W1，GND，B)；/NMOS晶体管的源极接地。用Verilog语言用开关级建模的方法来描述互补金属氧化物半导体与非门。关键词cmos用于定义传输门模型。CmosC1(输出信号、输入信号、总氮管控制信号、总磷管控制信号)；互补金属氧化物半导体传输门电路的Verilog模型；/IEEE13641995SyntaxinputA，B；/输入端