版图设计的艺术ppt课件

。R2弗莱尤，主要工作注意事项1。图纸2前的准备工作。与电路设计人员的沟通3。金属线布局，尤其是电源线和接地线4。保护环5。基底噪声6。试管7的匹配精度。一般注意事项8。有待解决的问题1。布局1之前的准备工作。芯片面积估算：先分别计算每个电路模块的面积，然后加上模块间的布线面积和端口提取面积等。以获得总芯片面积。2.自顶向下的设计过程：首先，根据电路规模进行布局。芯片的总体布局包括主要单元的形状、尺寸和位置、电源和接地的布局、输入和输出引脚的放置等。计算整个芯片的引脚数，包括测试点。每个模块的引脚属性和位置都是严格确定的。a .模块的放置应与信号流动方向一致，每个模块必须根据确定的引脚位置引出自己的连接线b .确保主信号通道简单平滑，连接线应尽可能短、匝数少、长度相等c .不同模块的电源和接地应分开，以防干扰，电源线的寄生电阻应尽可能减小，并应避免每个模块的电源电压不一致。d .尽可能将电容器、电阻器和大管放置在电路旁边，以提高电路的抗干扰能力。与电路设计人员1沟通。目的：明确电路的结构和工作原理，以及电路设计中对布局有特殊要求的地方(可能出现问题的地方)。2.内容：A .确保金属线的宽度和引线孔的数量能够满足要求(在典型情况和最坏情况下，每个路径中的电流大小)，尤其是电源线和地线的宽度。差分对管、有源负载、电流镜、电容阵列、电阻阵列和其他需要良好匹配的子模块。电路中的金属氧化物半导体管、电阻和电容的精度要求。易受影响的电压传输线、高频信号传输线。iii .金属线的布局，尤其是电源线和接地线1。根据电路在最坏情况下的电流值确定金属线的宽度以及接触孔的布置和数量，以避免电迁移。电迁移效应：所谓的电迁移效应是指当传输电流过大时，电子与金属原子碰撞，导致原子位移和金属断开。在接触孔周围，电流相对集中，更容易发生电迁移效应。2.避免天线效应天线效应长金属线(面积较大的金属线)在蚀刻时会吸引大量电荷(因为金属蚀刻是在强电场中进行的过程)。如果金属直接连接到管道栅极(相当于栅极电容器)，则可能在栅极上形成高电压，这将影响栅极氧化层的质量并降低电路的可靠性和寿命。解决天线效应的方法是使用另一层较高的金属来切断该层的大面积金属，如下图所示。芯片的金属线中存在寄生电阻和寄生电容效应。寄生电阻会导致电压漂移，并导致额外的噪声。寄生电容耦合会导致信号之间的干扰。关于寄生电阻：a .镜像电流源内的晶体管应一起放置在布局上，然后通过导线引至需要电源的每个模块。b .加厚金属线c .具有对称关系的信号连接线也应保持对称，以便信号线的寄生电阻保持相等。关于寄生电容a。避免时钟线和信号线b重叠。两条信号线应避免长距离平行，并且信号线之间的交叉对彼此的影响小于平行的影响。输入信号线和输出信号线应避免交叉；d .对于易受干扰的信号线，在两侧增加接地线保护；模拟电路的数字部分需要严格隔离。保护环1。避免闭锁效应：闭锁最常见的触发是电源和地的瞬态脉冲。该瞬态脉冲的可能原因是瞬时电源中断。它可能会导致引脚电位较高因此，当精度要求较高时，请检查是否有引脚未连接到电源或基板。所有连接到这种引线的源极和漏极区域必须连接到保护环。3.为了发挥有效的作用，保护环应该具有更宽的宽度、更低的电阻并且使用深度扩散材料。应在氮管周围增加吸收少数电子的氮型保护环，该保护环与vdd相连；应在管周围增加一个吸收少数载流子孔的保护环，保护环应接地。双环对少数载流子的吸收效果优于单环。下图是一个N型管保护环的示例。减法)1。衬底噪声是由源极和漏极-衬底pn结的正偏置传导引起的，或者由电源连接触点引入的串绕组引起的，这导致衬底电势的抖动偏差。这被称为基底噪声。2.解决方案：答：对于轻掺杂衬底，电路的敏感部分应该被保护环包围。B. gnd和衬底应在芯片上连接在一起，然后通过一条线连接到芯片外部的全局地，这样gnd和衬底的跳变是一致的，并且也可以消除衬底噪声。c .场屏蔽效应：在每个块的外围设置一层金属(ptap)，使得每个单元模块具有相同的电势，并且模块之间不相互影响。基板可靠电位的连接：a .尽量减小与电源接触的基板位置和该位置的管的基板连接器之间的距离，距离越近越好，因为该距离的大小对基板的电位偏差有很大影响。b .增加基板接触孔的数量，并钻尽可能多的孔，以确保基板和电源之间的接触电阻较小。晶体管与比例电流的匹配精度应使电流方向一致。布局中的晶体管应尽可能在同一方向，开关晶体管可以忽略。虚拟器件被配置为使布局的外围条件一致并且结构更加对称。下图显示了虚拟电容的使用。虚拟器件的配置：为了使器件b周围的电气特性更加一致，将在布局中添加dummycell(如图4右侧的电容所示)，尽管它在电路中是冗余的。在处理匹配的管对(如差分输入对)时，最好采用交叉对称结构。下图显示了晶体管的交叉对称性。4的匹配。金属氧化物半导体器件主要受四个因素影响：(1)栅极面积：匹配度与有源区成反比(S=WL)。(2)栅氧化层厚度：一般来说，薄栅氧化层管的匹配度较高；(3)通道长度调制：管的失配与VGS失配成正比，与通道长度成反比；(4)取向：沿晶体不同轴制作的管道的迁移率不同，这将影响管道跨导的匹配程度；将一组要匹配的试管放入细胞中，以避免因旋转细胞而导致方向不匹配。5 .虚拟器件的细节：如果周围环境不同，工艺中的刻蚀速率也会不同，如宽线、大刻蚀速率和快刻蚀。蚀刻速度将影响电气参数，如线路电阻。例如：当一个大尺寸的管子被分成几个小管子并并联时，应该在两端的小管子网格上增加一个dummygate，这样可以保证更精确的电流匹配。此外，该dummygate的宽度可以小于实际栅极宽度。每个小管的门优选用金属连接。如果与多晶硅连接，蚀刻速率将会偏离。详细说明如下：嘿。嘿。嘿。嘿。6.主机电路匹配：差分对的管道位置和连接长度应对称，可组合成一条线的连接线应组合；差分对主要匹配VGS，而当前镜像主要匹配身份证。7.7的一些注释。金属氧化物半导体匹配：接触孔和金属迹线不应放置在有源区。如果金属必须穿过有源区，则应添加虚拟走线。最好将匹配管放置在远离深扩散边缘的位置，至少两倍于接合深度大功率电源的布局和较大功率器件的布局(1)较大功率的管应并联分成小单元，并分成多少单元。原理是每个电池的电阻应该小于所有连接电池的总电阻。(2)如果有太多的拆卸单元，它们应该被放置成两排。(3)大功率电源：在高电流的地方会出现一般问题，以避免电迁移。9.电源线、地线和信号线的布线。不同电路的电源线和地线之间会有一些噪声影响，如模拟电路和数字电路的电源线和地线，以及一些敏感电路的电源线和地线。这需要它们的保护，以确保它们不会相互影响。b .数字电路和模拟电路的gnd应分开。信号线的布线：*如果两条信号线的方向平行，则平行线之间的寄生电容将耦合两个信号并产生噪声。*信号对两条相邻信号线的相互影响称为串扰。减少串联绕组的方法是采用差分结构将串扰转化为共模干扰。*通过屏蔽保护敏感信号线。例如，在模拟信号线的两侧用同一层金属绘制两条接地线，这样可以保护信号线不受水平面的影响。*增加敏感电路部分和易产生噪声的地方(如基片注射器)之间的距离。d .在接地线和电源线上钻尽可能多的孔，以确保p型基板的良好接地和Nwell的良好接触。网格的大小不能随意改变。引线孔不应堆叠在一起，而应并排排列，从而影响产量。最好重叠走线接触的地方，以确保良