数字频率计设计与制作讲解

数字频率计的设计与生产王峰，电子工程系取：数字频率计是能够显示以十进制测量的信号频率的测量仪器。可以是任何周期性变化的信号，例如正弦波、方波、三角波等。添加放大电路时，可以通过传感器测量很多弱、规则的物理量，例如声音、机械振动、转速频率等。使用频率计，可以直观地确认信号的频率，例如方便、简单、准确等，从而提高实际价值。因此数字频率计是一种广泛使用的仪器，在计算机、通信设备、自动化等科研生产领域发挥着重要作用。此次课题“数字频率计的设计和制作”中，使用了555计时器生成基于时间的信号、单稳定触发器74LS273控制电路的锁、计数器74LS90、74LS48解码和数字管道进行了标记。使用数字集成芯片可以减少设计中不必要的麻烦。关键词：数字频率计；锁存储；锁存储。计算解码数digital frequency meter design and fabrication王峰，电子信息工程abstract : digital frequency meter is a measureing device，It是decimal numeral reveal the signal frequency。the measured signal was variety seasonal sigal、such as sinusoidal wave、square wave、Triangle wave and so on . if we using amplify circureFor example voice，inflexible vibrate and rotation rate . digital frequency meter can makes intuititley sight the signal frequency，it So it has enormously in many fields，include computer，communication apparatus，automation equipment and so on。for about this subject study，The digital frequency meter design and fabrication，I select 555 _ timer produce a normal time signalKey words :数字频率计量器；flip-flop；代码转换器；柜台01设计原则和重要性1.1基本设计原则数字频率计的主要功能是测量周期信号的频率。频率是在单位时间(1s)内信号周期性变化的次数。在给定的1S时间内，如果能够计数信号波形数并显示系数结果，则可以读取测量的信号的频率。数字频率计首先需要获得相对稳定准确的时间，因此，此次设计以555计时器为主，设计了产生相对精确的1s脉宽的基于时间的信号的多谐振荡器。在能够将正弦波、三角波、方波转换为振幅和波形的数字电路中识别的脉冲信号也是数字频率计设计的基本原理，方法是通过计数器计算以1s间隔测量的信号的脉冲数，然后通过锁定装置锁定计数器计算的数字，然后通过解码器锁定转换锁定装置的二进制解码。1.2主题的重要性1.设计数字频率计，巩固数字逻辑电路知识。熟悉参考时间生成电路的基本工作原理。熟悉计数器、解码器、7段数码管的功能和应用。5.基本了解仿真设计过程熟悉仿真软件的使用。6.提高实际设计能力，实际锻炼工程能力。2设计理念如图2所示的逻辑图中所示。首先要得到标准固定宽度1秒的方波脉冲作为门控制信号。第二，将这个标准信号和正在测试的信号连接到“and”上，可以在一秒内获得通过脉冲数，这种脉冲直接进入计数器进行计数，然后解码，显示频率。最后，这个基本想法是，当基于时间的电路脉冲上升时打开闸门，计数器开始计数，当相同脉冲下降时关闭闸门，计数器停止计数。同时，锁定装置可以生成发送到锁定装置的锁定信号，锁定装置锁定结果，然后将锁定结果传递到解码器以控制数字显示，从而获得被测试信号的数字显示频率。综上所述，数字频率计的电路可分为时间段电路、门电路、逻辑控制电路和可控制计数、锁定、解码、显示电路四个部分。设计框图，如图1所示。在数字电路中，频率计主要属于由计算机和各种数字仪表中广泛使用的具有内存功能的触发器组成的时序电路。因此，它是测量范围大的通用数字仪器。研究简单计数式数字频率计的设计是此次课题。标志系列控制电气道路柜台锁解码器显示器基于时间的电气道路栅极电路测量的信号图1设计方块图图2逻辑图三大芯片简介3.1 555计时器555定时器内部结构的简化电路图如图3所示。由5k电阻组成的三个分压器、两个电压比较器A1和A2、基本RS触发器、集电极开路放电晶体管t组成。计时器的主要功能取决于比较器，比较器的输出控制RS触发器和放电晶体管t的状态。在图中，如果RD是重置输入端，RD是行级，则无论其他输入端的状态如何，输出q都是行级。因此，如果正常工作，则必须连接到较高的级别。图3 555电路结构图555计时器的菜单如下图所示郑零高触发端TH低触发器放电管t功能00传导直营10传导设定011收尾放11不变保持图4 555菜单3.2芯片74LS9074LS90是一个中型TTL集成计数器，它执行由二进制计数器和五进制计数器组成的双分频、5分频和10频率等功能。pin Pareto图和菜单包括：图5 74LS90针脚图表图6 74LS90菜单3.3芯片74LS27374LS273是8位数据/地址锁定，是具有清除功能的8D触发器。1脚是重置CLR，低级别有效，1脚是低级别时输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、如果一只脚处于较高水平，则11(CLK)脚是锁定控制末端，上升触发锁定，当11脚上升时立即锁定输入脚3、4、7、8、13、14、17、18的级别状态，并且输出脚2(Q0)、5(Q1)、5接脚图和功能图如下图7所示。D1 8d是数据输入端，Q1 q8是数据输出端，正脉冲触发器，低电平消除通常用作8位地址锁定。图7 74LS273针脚图表和菜单3.4芯片74LS48在此次设计中，为了驱动7段数码管显示，使用解码器74LS48解码了74LS273锁定的二进制值。接脚图如下图所示。图8 74LS48针脚图表4电路设计4.1门电路栅极电路由两个输入端和一个输出端组成，输入端的一端测量信号，另一端连接控制信号的和碑文组成。灌嘴是否开启由灌嘴控制信号控制，灌嘴控制信号较高时会开启灌嘴。如果门控信号较低，则大门关闭。测量的信号只能在大门打开的时间内通过大门进入计数器。图9门电路基于4.2小时的电路基于时间的电路通过由555计时器、电阻、电容组成的多个谐振子实现，两个瞬态时间分别为：重复周期。配置电路如图4所示。其作用是控制计数器的输入脉冲。标准时间信号到来时，浇口打开，测量的信号通过浇口进入计数器并开始系数。标准时间脉冲下降时，闸门关闭，计数器没有脉冲输入停止计数。频率计算公式：脉冲宽度1s的脉冲通过公式得到。重复周期为。其中T1是脉冲宽度，为了使T2的值更小。因此，通过计算R1等于47K欧姆，R5等于100K欧姆，R6等于36K欧姆，电容器等于10uF，可以计算每个参数。所以我们得到了更稳定的脉冲。结果基于时间的模拟图如下图4所示，脉冲宽度约为1s，低水平时间是满足设计要求的短时间。图10基于时间的信号波形图图10基于时间的电路4.3逻辑控制电路本设计使用图6所示的配置了芯片菜单的控制电路74LS123来配置逻辑控制电路。在基于时间的电路中产生的脉冲一次下降一步，74LS123产生保持锁定装置的锁定频率的高脉冲，而下一个74LS123产生能使计数器清除0的高脉冲，直到基于时间的电路的下一次上升为止。当正在测量的信号通过闸门进入计数电路时，计数器解码器同时工作以记录测试的信号频率值。控制电路切换到其他状态时，闸门关闭，计数器停止工作，数字管道继续显示测量的频率值。计数器清洗，数码管显示消失，直到循环一次，这里的频率计完成测量。脉冲信号可由由脉宽公式确定的两个单稳态触发器74LS123生成。在触发1A侧的输入时，通过在触发脉冲的负跳跃时从输出侧获得1的负脉冲的芯片菜单获得。图11 74ls123菜单图12逻辑控制电路4.4计数器电路为了提高计数速度，可以使用同步计数器来确保测量的精度。计数脉冲的特点是，在每个时钟脉冲到达之前，根据当前计数器状态使用逻辑控制电路，同时连接到每个触发器的时钟脉冲输入端，准备适当的条件。计数脉冲来临时，所有需要翻转的触发器同时翻转，所有需要保持原样的触发器必须保持不变。在本设计中，计数器电路使用十进制计数器74LS90，不仅可以用于脉冲计算，还可以用于分频。n位计数器是n分频器。被测试的信号由闸门向计数器打开，记录测量的信号频率值接收解码显示电路，显示器显示测量的频率值。大门关闭时，计数器停止工作。电路将消失下一个周期，计数器清洗，显示值，频率计完成测量。配置电路如下图8所示。图13计数电路4.5闩锁锁定装置是构成各种定时电路的存储装置电路，具有两种稳定状态：低级别(逻辑0)和高级别(逻辑1)，确定状态后可以自行维持，锁定装置是对脉冲级别敏感的存储装置电路，可以根据特定输入脉冲级别改变状态。此次实验电路使用74LS273闩锁配置了电路图，如下图9所示。在1s结束时，计数器锁定记住的数字，使显示器能够可靠地显示此计数器的值。1s计数结束后，信号通过逻辑电路传递到闩锁，此时计数值发送到解码监视器。选择两个8位闩锁74LS273，即可完成计数功能。时钟脉冲CP的额定值改变时，锁的输入与输入相同。也就是说，Q=D将锁的输出值传递到正确的脉冲端，无论D如何，输出端Q保持其原始状态的Q。因此，在计数器期间，计数器的输出没有发送到解码显示器。图14锁定电路4.6解码显示电路图15解码显示电路解码显示电路的原理如上图10所示。解码器是将用BCD代码表示的十进制数字转换为驱动数字显示的数字管正常显示的段信号。选择解码器时，输出方法必须与数码管匹配。该解码显示电路由7段发光数码管和输出高电平有效解码器74LS48组成。74LS48的内部具有boost电阻，可以直接连接到显示器，通过将用BCD代码表示的十进制数转换为驱动数码管正常显示的段信号，可以实现数字显示，从而直观显示输入信号的频率。5.完整模拟图表图16模拟图5.1设计过程此次设计是利用Multism10进行的模拟设计，确定了毕业项目标题后，在教师们的指导下，首先在图书馆和网络上查找相关资料，掌握了数字频率计设计的一些基本知识，然后选择了设计方案。与老师咨询后，老师提出了两个方案，一个用微控制器设计，另一个用数字电路设计。因为单片机知识不足的最终选择电源设计。确定设计方案后，开始设计。主要流程如下：1.分析了数字频率计的主要类别、各自的工作原理和主要性能指标。基于测量0