实验二 组合逻辑电路的设计与测试

实验二 组合逻辑电路的设计与测试一、实验目的1、掌握组合逻辑电路的设计方法及功能测试方法。2、熟悉组合电路的特点。二、实验原理1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤如图21所示。图21 组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。 根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。 2、组合逻辑电路设计举例 用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。设计步骤：根据题意列出真值表如表21所示，再填入卡诺图表22中。表21D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111 表22 DABC00011110000000010010110111100010 由卡诺图得出逻辑表达式，并演化成“与非”的形式 ZABCBCDACDABD根据逻辑表达式画出用“与非门”构成的逻辑电路如图22所示。图22 表决电路逻辑图用实验验证该逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012。按图22接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表21进行比较，验证所设计的逻辑电路是否符合要求。三、实验设备与器件 1、 5V直流电源 2、 逻辑电平开关 3、 逻辑电平显示器 4、 直流数字电压表5、 CC40112（74LS00） CC40123（74LS20） CC4030（74LS86）CC4081（74LS08） 74LS542(CC4085) CC4001 (74LS02) 四、实验内容 1、设计用与非门及用异或门、与门组成的半加器电路。 （1）真值表如下表A B S C 0 0 0 0 0 1 1 0 1 0 10 1 1 0 1 (2) 简化逻辑表达式为（3）逻辑电路图如下2、设计一个一位全加器，要求用异或门、与门、或门组成。用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。（1）列出真值表如下表。其中Ai、Bi、Ci分别为一个加数、另一个加数、低位向本位的进位；Si、Ci+1分别为本位和、本位向高位的进位。Ai Bi CiSi Ci+1 0 0 0 0 0 0 0 1 1 0 0 1 01 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1（2）由全加器真值表写出函数表达式。 （3）将上面两逻辑表达式转换为能用四2输入异或门（74LS86）和四2输入与非门（74LS00）实现的表达式。 （4）画出逻辑电路图如下图，并在图中标明芯片引脚号。按图选择需要的集成块及门电路连线，将Ai、Bi、Ci接逻辑开关，输出Si、Ci+1接发光二极管。改变输入信号的状态验证真值表。3、按图22接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表21进行比较，验证所设计的逻辑电路是否符合要求。五、实验总结1应正确选择集成电路的型号，不要将集成芯片的电源端接反，要学会看芯片各个引脚的功能表。2、学会根据设计任务