第5章 半导体存储器和可编程逻辑器件

第5章半导体存储器和可编程逻辑器件,本章主要内容：5.1半导体存储器分类5.2只读存储器ROM5.3随机存储器（RAM）5.4存储器扩展及应用5.5可编程逻辑器件基础5.6通用阵列逻辑GAL5.7复杂可编程逻辑器件CPLD5.8现场可编程门逻辑阵列FPGA,5.1半导体存储器分类,半导体存储器的存取方式可分为两类一类是只读存储器ROM（ReadOnlyMemory）一类是随机存取存储器RAM(RandomAccessMemory)只读存储器ROM按照编程方式又可划分为固定ROM可编程PROM（ProgrammableROM）可擦除且可编程的EPROM(ErasablePROM)电可擦除且可编程的E2PROM(ElectricallyEPROM)快闪存储器FEPROM(Flashmemory)随机存取存储器RAM分为静态随机存储器SRAM（StaticRAM）动态随机存储器DRAM（DynamicRAM）,5.2只读存储器ROM,5.2.1固定ROM固定ROM所存储的数据是在ROM芯片制造过程中固化到芯片内部的，芯片出厂后，用户只能读出ROM芯片的数据，不能对其内容进行改写。这种固定ROM具有结构简单、价格低廉和可靠性高的特点，被广泛应用于大批量生产的设备中。,固定ROM的内部电路一般都包含地址译码矩阵，存储单元矩阵和输出缓冲器三个组成部分。,图5-1二极管只读ROM的电路,表5-1图5-1ROM中的数据表,只读ROM中除用二极管实现存储单元外，也可以用双极型三极管和场效应MOS管作为存储单元。,图5-2存储矩阵的原理图(a)MOS管表示形式(b)或阵列表示形式,(a),(b),【例5-1】试用ROM实现下列函数，并画出其ROM阵列图：,解：(1)写出各函数的标准与或表达式按A、B、C、D顺序排列变量，并将Y1、Y2扩展成为四变量逻辑函数。,(2)选ROM，画存储矩阵阵列图选用164位ROM，存储矩阵阵列图如图5-3所示。,图5-3例5-1ROM存储矩阵阵列图,5.2.2可编程只读存储器（PROM）,图5-4熔丝型PROM存储单元的原理图,可编程只读存储器由一只三极管和串在发射极的快速熔断丝组成。三极管的be结相当于接在字线与位线之间的二极管。熔丝用很细的低熔点合金丝或多晶硅导线制成。在写入数据时只要设法将需要存入0的存储单元上的熔丝烧断就行了。图5-4是熔丝型PROM一个存储单元的原理图。,图5-5168位PROM的结构原理图,5.2.3可擦除可编程只读存储器（EPROM）,可擦除可编程只读存储器PROM又可分为EPROM和E2PROM。其中EPROM（ErasablePROM）是采用紫外线照射的办法来擦除EPROM中的数据，使EPROM内部恢复到全“1”状态，然后通过专用的编程器对EPROM进行重新编程。这一类PROM通常被称为光可擦除式PROM（Ultra-VioletErasablePROM，简称UVEPROM）。E2PROM是采用电擦除的方式来擦除E2PROM中的数据，然后对其进行重新编程。,1光可擦除可编程存储器EPROM,图5-6SIMOS管的结构原理图和符号,图5-7具有石英窗的EPROM芯片图,2电擦除可编程存储器E2PROM,图5-8浮栅隧道氧化层MOS管的原理图和符号,图5-9E2PROM的存储单元,5.2.4快闪存储器（FlashMemory）,快闪存储器FlashMemory是近年来被广泛应用的一种新型存储器，其主要特点是在不加电的情况下也能长期保持存储的信息。FlashMemory归属于EEPROM(电擦除可编程只读存储器)类型。它既有ROM的特点，又有高速的存取性能、擦除和改写方便和功耗很低的特点。,图5-10快闪存储器采用的叠栅MOS管的原理示意图,5.3随机存储器（RAM）,5.3.1静态随机存储器（SRAM）1SRAM的结构和工作原理SRAM由存储矩阵、地址译码器和读写控制电路三部分电路组成，其结构框图如图5-11所示。,图5-11SRAM的结构框图,2SRAM的存储单元,图5-12六只N沟道增强型MOS管组成的静态存储单元,SRAM的存储矩阵是由大量的存储单元组成的。这些存储单元是由静态触发器和门控管组成的。因此，它是靠触发器的存储数据的。,图5-13常用的几种静态RAM的逻辑引脚图,（a）1K4的静态RAM,（b）2K8的静态RAM,（c）8K8的静态RAM,5.3.2动态随机存储器（DRAM）,1DRAM的存储单元和工作原理,图5-14是单管DRAM存储单元的结构原理图。图5-14中的CS和CB是两个容量很小的电容，是存储电荷的载体，图中的MOS管起着开关的作用。在执行写操作时，字线为高电平使MOS管导通，位线上的数据经过MOS管以电荷的形式存入CS中。在执行读操作时，字线也给出高电平使MOS管导通，这时小容量CS要经过MOS管向位线上的电容CB释放电荷。实际上，由于位线要接很多存储单元，其等效的电容CB远大于CS。设CS原来存储很多正电荷，存储数据为1，其电压UCS为高电平，读出操作使MOS管导通，这时CS上的电荷将在CS和CB上重新分配，,位线上读出电压很低，CS上的电荷每读出一次要损失很多。一般将这种读出称为破坏性读出。即使不读出，时间一长，电容上的信号也会因漏电而丢失。,图5-14单管DRAM的存储单元,2DRAM的内部结构,为了提高集成度、减少器件引脚的数目，目前的大容量DRAM多半都采用1位输入、l位输出和地址分时输入的方式。图5-15是一个64K1位DRAM总体结构框图。从总体上讲，它也是由存储矩阵、地址译码器和输入/输出电路三个部分电路组成。,图5-1564K1位DRAM总体结构框图,5.4存储器扩展及应用,5.4.1位扩展,图5-16RAM的位扩展连接方法,5.4.2字扩展方式,图5-17字扩展连接方式,【例5-2】试用多片10244位RAM实现40968位RAM。,解：4096X8位存储器需1024X4位RAM的芯片数,根据2n=字数，求得40968位RAM的地址线条数n=12，两片10244位RAM并联进行位扩展，满足字长是8位的要求。增加一个输出低有效的2线-4译码器，将地址线A11、A10接译码器输入端，译码器的每一条输出线对应接到二片10244位RAM的端。扩展后的RAM连接方式如图5-18所示。,图5-18字、位扩展连接方式,5.5可编程逻辑器件基础,5.5.1PLD的逻辑表示,1.PLD中逻辑阵列及其阵列交叉点的逻辑表示,图5-19阵列交叉点的PLD表示法(a)实体连接；(b)可编程连接；(c)编程后熔丝烧断,图5-20可编程逻辑阵列的PLD表示(a)可编程的与阵列PLD表示；(b)可编程的或阵列PLD表示；,2PLD中基本逻辑单元的PLD表示,输入缓冲器和反馈缓冲器在PLD中有二种特殊的缓冲器，它们是输入缓冲器和反馈缓冲器，这二种缓冲器有相同的电路构成，图5-21给出它们的PLD表示，它们是单输入、双出的缓冲器单元，一个是同极性输出端，另一个是反极性输出端。,图5-21输入缓冲器和反馈缓冲器的PLD表示,(2)输出极性可编程的异或门,图5-22输出极性可编程异或门的PLD表示输出极性可编程异或门结构；编程后熔丝保留输出同极性的PLD表示；(c)编程后熔丝烧断，输出反极性的PLD表示;,(3)地址选择可编程的数据选择器,图5-23地址选择可编程数据选择器的PLD表示(a)可编程二选一数据选择器；(b)可编程四选一数据选择器,(4)可编程数据分配器的逻辑表示,图5-24可编程数据分配器,(5)激励方式可编程的时序记忆单元的PLD表示,时序记忆单元有二种，即锁存器和触发器。输出的状态只受输入激励信号控制的时序记忆单元是锁存器。只有在时钟信号控制下才能得到受输入激励信号决定的相应输出状态的时序记忆单元是触发器。二种时序记忆单元的根本区别是输出状态的变化是否取决于时钟信号的控制。图5-25是激励方式可编程的时序记忆单元的PLD表示。通过编程，若使端为0，图5-25所示电路被编程为具有锁存器功能的记忆单元；通过编程，若使端为1，图5-25所示电路只被编程为具有触发器功能的记忆单元。,图5-25激励方式可编程的时序记忆单元,5.5.2PLD的分类,目前被大量使用的PLD器件根据其集成度和结构复杂度的不同大致可分为三类：简单可编程逻辑器件（SimplyProgrammableLogicDevice，简称SPLD）复杂可编程逻辑器件（ComplexProgrammableDevice，简称CPLD）现场可编程门阵列（FieldProgrammableGateArray简称FPGA）,5.5.3PLD的开发流程,5.6通用阵列逻辑GAL,5.6.1GAL的结构及其工作原理1GAL的基本阵列结构,图5-27GAL的基本结构框图,（1）通用型GAL16V8的电路结构,图5-29OLMC的内部结构,2GAL的工作模式和逻辑组态,表5-3OLMC的工作模式和逻辑组态,5.6.2GAL的设计及编程,目前比较流行的有DATAI/O公司开发的ABEL4.0系统和Lattice公司开发的ispDesignedExpert系统。设计输入通常采用ABEL-HDL和VHDL这两种语言进行描述。设计者根据设计功能要求编写设计源文件，然后用相应的开发系统对其进行设计仿真和综合。设计结束后综合系统会输出对应的下载编程数据文件，文件的格式是采用IEEE1149.1的标准的熔丝图文件（扩展名为JED）。,GAL的设计工具,一种是使用第三方提供的通用编程器，使用第三方相应的编程工具软件对器件进行编程。这种编程方式对于GAL器件的早期产品应用较多，通过此种方法在完成对器件的编程操作的同时，还可以完成对器件的擦除、读回、加密等辅助操作。GAL器件被加密后，如果对其进行读出操作时，器件进行自我保护，读出的数据全为“1”。另一种编程方式是在系统编程ISP（InSystemProgrammable）。所谓在系统编程就是可以将器件先焊接到目标系统中，只要提供四条专用的编程引脚（MODE、SCLK、DIN、DOUT）就可以对器件进行编程了，这种编程方式不再需要编程器，仅需要一条下载电缆就可以对器件进行编程，而且同样具有擦除、读回、加密等辅助功能。但是这种编程方式仅支持具有在系统编程功能的GAL器件，例如ispGAL20V8，ispGAL22V10等器件。,GAL器件的编程,5.7复杂可编程逻辑器件CPLD,5.7.1XilinxXC9500系列CPLD简介,表5-4XC9500系列器件的主要性能指标,5.7.2XilinxXC9500系列内部结构,典型XC9500系列CPLD内部结构主要由I/O块、开关矩阵、功能块组成。下面详细介绍各组成部分内部结构。,1XC9500系列功能块结构,2XC9500的开关矩阵,3XC9500的I/O块,5.8现场可编程门逻辑阵列FPGA,FPGA(FieldProgrammableGateArray,现场可编程门阵列)与SPLD和CPLD相比，具有更高的密度、更快的工作速度和更大的编程灵活性，被广泛应用于各种电子类产品中。现在应用较为广泛的现场可编程门阵列器件主要有Xilinx公司生产的FPGA芯片和Altera公司生产的FPGA芯片。随着市场对电子产品的更新速度需求越来越快，这为FPGA的飞速发展提供了市场需求基础，各个厂家每年都会推出许多新型的FPGA器件，不断提高单片芯片的资源容量、工作速度，相对功耗也不断降低。但是，这些器件的基本结构还是没有变化，下面以Xilinx公司的XC4000E系列为例介绍FPGA的体系结构。,5.8.1Xilinx公司的XC4000系列器件的技术性能简介,5.8.2XC4000系列器件的结构体系,Xilinx公司生产的FPGA器件的内部LCA（LogicCellArray)主要由三部分组成：可配置逻辑块CLB，可编程输入输出块IOB(Input/OutputBlock)，可编程内部连线PI(ProgrammableInterconnect)。FPGA内部组态数据都是由静态RAM（SRAM）单元来存储的。其静态存储单元如图5-33所示。静态存储单元由2个CMOS反相器和1个用于读写数据的传输晶体管组成。,图5-33静态存储单元SRAM,1XC4000系列的可配置逻辑块(CLB),图5-34基本的可配置逻辑块CLB,图5-3516x2（2个16x1）的RAM配置模式图,2.输入/输出模块（IOB）,图5-36输