ASIC导论第一讲PPT课件

.,1,主要内容专用集成电路设计概况专用集成电路基本结构专用集成电路设计方法专用集成电路子系统设计,.,2,第一章ASIC概况（设计工艺工具环境）1.1绪论：专用集成电路：ASIC（ApplicationSpecificIntegratedCircuits）ASIC技术是在集成电路发展的基础上，结合电路和系统的设计方法，利用ICCAD/EAD等计算机辅助技术和设计工具，发展而来的一种把实用电路或电路系统集成化的设计方法。,.,3,定义：将某种特定应用电路或电路系统用集成电路的设计方法制造到一片半导体芯片上的技术称为ASIC技术。指电子系统特定的，按用户特定要求制作的低成本、研制周期短的和。特点：体积小，成本低，性能优，可靠性高，保密性强，产品综合性能和竞争力好。,.,4,1.硅产业结构的演变过程,.,5,1.设计方法、设计工具的演变过程,.,6,1.设计步骤bottom-up由底向上top-down自顶向下,“自底向上”（Bottom-up）“自底向上”的设计路线，即自工艺开始，先进行单元设计，在精心设计好各单元后逐步向上进行功能块、子系统设计，直至最终完成整个系统设计。在模拟IC和较简单的数字IC设计中，大多仍采用“自底向上”的设计方法。“自顶向下”（Top-down）其设计步骤与“自底向上”步骤相反。设计者首先进行行为设计；其次进行结构设计；接着把各子单元转换成逻辑图或电路图；最后将电路图转换成版图。,.,7,1.5正向设计和逆向设计,正向设计：通常指实现一个新的设计逆向设计：剖析别人设计的基础上进行某种修改或改进,.,8,1.5.1正向设计描述,系统设计：根据用户对功能和性能的要求进行总体设计(画出框图),逻辑设计：确定逻辑功能，划分功能块(子系统),电路设计：确定电路拓扑结构和元器件参数,版图设计：版图编辑、布局、布线、版图验证,工艺设计：原材料选择，设计工艺参数、工艺方案，确定工艺条件、工艺流程,系统测试：（确定测试矢量、管脚安排、测试方案）,如有成熟的工艺，可根据电路的性能要求选择合适的工艺加以修改、补充或组合。工艺条件包括源的种类、温度、时间、流量、注入剂量和能量、工艺参数及检测手段等。,是指由电路指标、功能出发，进行逻辑设计(子系统设计)，再由逻辑图进行电路设计，最后由电路进行版图设计，同时还要进行工艺设计。其设计流程如下：,.,9,1.5.2逆向设计描述,(1)样品分析与测试：系统分析与测试、结构分析、外围电路测试,(2)解剖管芯：打开封装,腐蚀各层,(3)管芯平面图的获得：通过显微照相或高精度图象系统进行照相(把电路产品放大数百倍分块照相,提取集成电路的复合版图),又称解剖分析，即对实际芯片进行腐蚀、照相，从得到的版图进行逻辑提取，进而分析其基本功能及原理以期获得原设计思想。其作用如下：仿制(在原产品的基础上综合各家优点，推出更先进的产品)；可获取先进的集成电路设计和制造的秘密(包括设计思想、版图设计技术、制造工艺等)。,.,10,（）电路图提取：版图转化为电路图、逻辑与电路提取；由产品的复合版图提取电路图、器件尺寸和设计规则；,（）拼图：把照片拼成整个产品的复合版图,.,11,(6)电路仿真：验证所提取的电路是否正确,(7)转入正向设计中的版图阶段：如果模拟正确，可以着手进行版图编辑,(8)纵向尺寸提取用扫描电镜，扩展电阻仪等提取氧化层厚度、金属膜厚度、多晶硅厚度、结深、基区宽度等纵向尺寸和纵向杂质分布。,(8)测试产品的电学参数阈值电压(开启电压VT）、薄膜电阻(方块电阻R)、电流放大倍数（）、特征频率（fT）等。,.,12,.,13,ASIC设计工具是建立在计算机系统平台之上的一系列设计软件。设计过程包括两个主要的子过程：逻辑、电路设计与版图设计。相应地，设计软件也以逻辑、电路的设计和分析软件以及版图设计和分析软件为基本模块。随着集成电路技术与软件水平的进步，设计软件也不断地得到完善和发展，已由简单的辅助设计软件，逐步地成为完善的设计系统。,.,14,1.6发展的特点：,特征尺寸越来越小（0.065um）硅圆片尺寸越来越大（8inch12inch）芯片集成度越来越大（2000K）时钟速度越来越高（500MHz）电源电压/单位功耗越来越低（1.0V）布线层数/I/0引脚越来越多（9层/1200）,.,15,1.7产业现状(产品技术、运销渠道、应用、设计业特点、制造业、产业群）产品技术：30-45纳米实验室转为市场SOC已成为国际VLSI发展趋势和主流运销渠道：多样化模式（面向大客户的直销渠道日益受到厂商重视）应用：DTV,3G,汽车设计业特点：规模2001年的95家-2002年的286家-2003年的363家-2004年的479家七个产业化基地水平（CPU-方舟，龙芯，众志，DSP-HDTV-MPEG2中星微）制造业：SGNEC,华越，上华，ASMC,SMIC,SIMBCD,产业群：长三角，京津环渤海湾，珠三角,.,16,1.7.1理解摩尔定律的伟大经济意义每过18个月,IC中晶体管的集成度增加一倍.微米时代:3um-2um-1.2um-亚微米时代:0.8um-0.5um-深亚微米时代:0.35um-0.25um-0.18um-0.13um-纳米时代:0.09um(90nm)-60nm-45nm-30nm,.,17,1.7.2半导体工业的步伐,.,18,1.7.3国内设计企业概况2010年前十名企业,共有设计企业479家，05年设计企业销售额124.3亿元，其中销售额过亿元的企业共17家，其中前十名企业排行如上图所示。,.,19,1.7.4国内设计企业概况2011年前十名设计企业,.,20,1.7.5中国半导体产业主要集聚地区,.,21,1.7.6长三角地区半导体企业概况,据不完全统计，江浙沪共有各类微电子企业489家：,长三角占中国2.2%的陆地面积，10.6%的人口，创造了中国22.1%的GDP、24.5%的财政收入、60%的外商投资和28.5%的进出口总额。,.,22,缺口巨大：2010年前，中国本土提供的产出不到其需求的25,1.7.7中国半导体的需求与产出间的缺口巨大,Unit:USDBillionSource:CCIDConsulting,.,23,1.7.8我国微电子进出口预测,“十一五”期间，微电子进口额将以15%以上的年均增长率增长，预计到2010年我国每年进口微电子金额将超过900亿美元，微电子贸易逆差将会继续扩大。,.,24,1.7.92005年我国集成电路市场产品构成,集成电路市场按整机应用划分，可分为计算机类、消费类、通信类等不同类别。这三类占了整个市场的78%。,.,25,1.8微电子产业链概念,整机系统提出应用需求,集成电路设计,计算机与网络、通信（有线、无线、光通信、卫星通信）数字音视频（电视机、视盘机DVD、MP3播放器、音响）IC卡（身份认证）与电子标签、汽车电子、生物电子、工业自动化,EDA工具、服务器、个人计算机(PC)、工程技术人员,集成电路制造,厂房、动力、材料（硅片、化合物半导体材料）、专用设备、仪器（光刻机、刻蚀机、注入机）,.,26,集成电路封装,集成电路测试,划片机、粘片机、键合机、包封机、切筋打弯机、芯片、塑封料、引线框架、金丝,测试设备、测试程序、测试夹具、测试探针卡、测试、分选、包装,集成电路应用,电脑及网络、通信及终端（手机）、电视机、DVD、数码相机、其他,.,27,1.8.1芯片制造加工能力情况,2009年底，国内拥有微电子芯片生产线12英寸生产线2条8英寸生产线16条6英寸8条5英寸生产线8条4英寸生产线15条国内芯片制造行业的总投片能力已经达到68.5万片/月12英寸1.5万片/月8英寸38万片/月6英寸18万片/月5英寸11万片/月,.,28,1.8.2ASIC设计技术发展趋势,.,29,1.8.3封装、测试企业概况,目前国内封装测试企业已经达到110余家。其中年封装量超过1亿块的企业已经超过20家。2007年国内微电子总封装能力已经达到250亿块。2007年封装业的销售额344.9亿元。封装形式，DIP、SOP、QFP等都已经大批量生产，PGA、BGA、MCM等新型封装形式已开始形成规模生产能力。,.,30,IC设计:书的写作IC制造:书的印刷IC封装:书的装订,1.8.4产业环节之间的关系：,.,31,1.9描述ASIC工艺技术水平的几个技术指标集成度（IntegrationLevel）是以一个IC芯片所包含的元件(晶体管或门/数)来衡量。随着集成度的提高，使IC及使用IC的电子设备的功能增强、速度和可靠性提高、功耗降低、体积和重量减小、产品成本下降，从而提高了性能/价格比，不断扩大其应用领域，因此集成度是IC技术进步的标志。为了提高集成度采取了增大芯片面积、缩小器件特征尺寸、改进电路及结构设计等措施。为节省芯片面积普遍采用了多层布线结构，现已达到9层布线晶片集成(WaferScaleIntegration-WSI)和三维集成技术也正在研究开发。自IC问世以来，集成度不断提高，现正迈向特大规模集成(GigaScaleIntegration-GSl)。从电子系统的角度来看，集成度的提高使IC进入系统集成或片上系统(SoC)的时代。,.,32,特征尺寸(FeatureSize)特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。减小特征尺寸是提高集成度、改进器件性能的关键。特征尺寸的减小主要取决于光刻技术的改进。芯片面积(ChipArea)随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。芯片面积的增大也带来一系列新的问题。如大芯片封装技术、成品率以及由于每个大圆片所含芯片数减少而引起的生产效率降低等。但后一问题可通过增大晶片直径来解决。,.,33,晶片直径(WaferDiameter)为了提高集成度，可适当增大芯片面积然而，芯片面积的增大导致每个圆片内包含的芯片数减少，从而使生产效率降低，成本高。采用更大直径的晶片可解决这一问题。封装(Package)ASIC的封装最初采用插孔封装(THP)形式。为适应电子设备高密度组装的要求，表面安装封装(SMP)技术迅速发展起来。在电子设备中使用SMP的优点是能节省空间、改进性能和降低成本，因SMP不仅体积小而且可安装在印制电路板的两面，使电路板的费用降低60，并使性能得到改进。,.,34,1.10集成电路的发展历程1947年12月Bell实验室肖克莱、巴丁、布拉顿发明了第一只点接触金锗晶体管，1950年肖克莱、斯帕克斯、迪尔发明单晶锗NPN结型晶体管。52年5月英国皇家研究所的达默提出集成电路的设想。58年德克萨斯仪器公司基尔比为首的小组研制出第一块由12个器件组成的相移振荡和触发器集成电路。这就是世界上最早的集成电路，也就是现代集成电路的雏形或先驱。,.,35,集成电路的发展除了物理原理外还得益于许多新工艺的发明：50年美国人奥尔和肖克莱发明的离子注入工艺；56年美国人富勒发明的扩散工艺；60年卢尔和克里斯坦森发明的外延生长工艺；60年kang和Atalla研制出第一个硅MOS管；70年斯皮勒和卡斯特兰尼发明的光刻工艺等等，使晶体管从点接触结构向平面结构过渡并给集成电路工艺提供了基本的技术支持。因此，从70年代开始，第一代集成电路才开始发展并迅速成熟。此后40多年来，IC经历了从SSI(SmallScalentegreted)-MSI-LSI-VLSI-ULSI的发展历程。现在的IC工艺已经接近半导体器件的极限工艺。以CMOS数字IC为例，在不同发展阶段的特征参数见表11。,.,36,.,37,1.11集成电路的分类可以按器件结构类型、集成电路规模、使用基片材料、电路功能以及应用领域等方法划分。双极型TTLECLNMOS单片ICMOS型PMOSCMOSBiCMOS按结构分类BiMOSBiCMOS混合IC厚膜混合IC薄膜混合IC,.,38,按规模分类SSI/MSI/LSI/VLSI/ULSI/GSI组合逻辑电路数字电路时序逻辑电路按功能分类模拟电路线性电路非线性电路数模混合电路,.,39,1.12的工艺与主流制造技术,1.12.1CMOSASIC基本制造工艺,CMOS工艺技术是当代VLSI工艺的主流工艺技术，它是在PMOS与NMOS工艺基础上发展起来的。其特点是将NMOS器件与PMOS器件同时制作在同一硅衬底上。CMOS工艺技术一般可分为三类，即(a)P阱CMOS工艺(b)N阱CMOS工艺(c)双阱CMOS工艺,.,40,(a)P阱CMOS工艺,P阱CMOS工艺以N型单晶硅为衬底，在其上制作P阱。NMOS管做在P阱内，PMOS管做在N型衬底上。P阱工艺包括用离子注入或扩散的方法在N型衬底中掺进浓度足以中和N型衬底并使其呈P型特性的P型杂质，以保证P沟道器件的正常特性。,P阱杂质浓度的典型值要比N型衬底中的高510倍才能保证器件性能。然而P阱的过度掺杂会对N沟道晶体管产生有害的影响，如提高了背栅偏置的灵敏度，增加了源极和漏极对P阱的电容等。,.,41,电连接时，P阱接最负电位，N衬底接最正电位，通过反向偏置的PN结实现PMOS器件和NMOS器件之间的相互隔离。P阱CMOS芯片剖面示意图见下图。,(a)P阱CMOS工艺,.,42,N沟道硅栅MOSFET剖面图：,.,43,(b)N阱CMOS工艺,N阱CMOS正好和P阱CMOS工艺相反，它是在P型衬底上形成N阱。因为N沟道器件是在P型衬底上制成的，这种方法与标准的N沟道MOS(NMOS)的工艺是兼容的。在这种情况下，N阱中和了P型衬底，P沟道晶体管会受到过渡掺杂的影响。,早期的CMOS工艺的N阱工艺和P阱工艺两者并存发展。但由于N阱CMOS中NMOS管直接在P型硅衬底上制作，有利于发挥NMOS器件高速的特点，因此成为常用工艺。,.,44,(b)N阱CMOS工艺,N阱CMOS芯片剖面示意图见下图,.,45,(c)双阱CMOS工艺,随着工艺的不断进步，集成电路的线条尺寸不断缩小，传统的单阱工艺有时已不满足要求，双阱工艺应运而生。,通常双阱CMOS工艺采用的原始材料是在N+或P+衬底上外延一层轻掺杂的外延层，然后用离子注入的方法同时制作N阱和P阱。,使用双阱工艺不但可以提高器件密度，还可以有效的控制寄生晶体管的影响，抑制闩锁现象。,.,46,(d)SOI/CMOS电路利用绝缘衬底的硅薄膜(SilicononInsulator)制作CMOS电路，能彻底消除体硅CMOS电路中的寄生可控硅结构。能大幅度减小PN结面积，从而减小了电容效应。这样可以提高芯片的集成度和器件的速度。下图示出理想的SOI/CMOS结构。SOI结构是针对亚微米CMOS器件提出的，以取代不适应要求的常规结构和业已应用的兰宝石衬底外延硅结构(SOS结构)。SOI结构在高压集成电路和三维集成电路中也有广泛应用。,.,47,SOICMOS工艺步骤:生长清洁氧化层厚1m淀积多晶硅层厚500nm激光再结晶刻有源区岛n沟衬底注入p沟衬底注入栅氧化生长栅多晶硅与刻蚀p沟源漏注入n沟源漏注入淀积SiO2刻接触孔蒸铝及刻铝合金钝化其中清洁氧化、栅氧化、源漏注入较为关键。,.,48,1.12.2BiCMOS集成电路的基本制造工艺,BiCMOS工艺技术大致可以分为两类：分别是以CMOS工艺为基础的BiCMOS工艺和以双极工艺为基础的BiCMOS工艺。一般来说，以CMOS工艺为基础的BiCMOS工艺对保证CMOS器件的性能比较有利，同样以双极工艺为基础的BiCMOS工艺对提高保证双极器件的性能有利。,.,49,(a)以P阱CMOS工艺为基础的BiCMOS工艺,以P阱CMOS工艺为基础是指在标准的CMOS工艺流程中直接构造双极晶体管，或者通过添加少量的工艺步骤实现所需的双极晶体管结构。下图为通过标准P阱CMOS工艺实现的NPN晶体管的剖面结构示意图。,.,50,标准P阱CMOS工艺实现的NPN晶体管的剖面结构示意图,(a)以P阱CMOS工艺为基础的BiCMOS工艺,.,51,标准P阱CMOS工艺结构特点,(a)以P阱CMOS工艺为基础的BiCMOS工艺,由于NPN晶体管的基区在P阱中，所以基区的厚度太大，使得电流增益变小；集电极的串联电阻很大，影响器件性能；NPN管和PMOS管共衬底，使得NPN管只能接固定电位，从而限制了NPN管的使用。,.,52,(b)以N阱CMOS工艺为基础的BiCMOS工艺,N阱CMOS-NPN体硅衬底结构剖面图,.,53,N阱CMOS工艺为基础的BiCMOS工艺与以P阱CMOS工艺为基础的BiCMOS工艺相比，优点包括：（1）工艺中添加了基区掺杂的工艺步骤，这样就形成了较薄的基区，提高了NPN晶体管的性能；（2）制作NPN管的N阱将NPN管与衬底自然隔开，这样就使得NPN晶体管的各极均可以根据需要进行电路连接，增加了NPN晶体管应用的灵活性。,(b)以N阱CMOS工艺为基础的BiCMOS工艺,.,54,它的缺点是：NPN管的集电极串联电阻还