chp触发器PPT课件

-,1,5锁存器和触发器(Latch&Filp-Flop),5.1双稳态存储单元电路,5.2锁存器,5.3触发器的电路结构和工作原理（了解）,5.4触发器的逻辑功能,2,教学基本要求,1、掌握锁存器、基本RS锁存器、门控RS锁存器D锁存器的电路结构和工作原理,2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能、特性和符号,3、了解触发器的电路结构和工作原理,3,时序逻辑电路:,锁存器和触发器是构成时序逻辑电路的基本逻辑单元。,结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。,工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。,4,锁存器与触发器,共同点：具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。,不同点：,锁存器-对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。,触发器-对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。,5,反馈Feedback,Q端的状态定义为电路输出状态。,电路有两个互补的输出端,5.1双稳态存储单元电路(BistableLatch),一、双稳态电路的结构,电路存在反馈，形成状态互锁,6,如Q=1,如Q=0,1,0,0,1,0,1,1,0,二、双稳态的概念,1）电路存在二种可以长期保持的稳定状态，故称为双稳态电路2）电路具有记忆1位二进制数据的功能。,7,5.2.1SR锁存器,5.2锁存器（对电平敏感的存储电路）,1.基本SR锁存器,初态：R、S信号作用前Q端的状态，初态用Qn表示。,次态：R、S信号作用后Q端的状态，次态用Qn+1表示。,8,无论初态Qn为0或1，锁存器的次态为为1态。S撤销后，由于反馈线的作用，新的状态将不会改变。,0,1,0,1,R=0、S=1,-置1,1)工作原理,9,无论初态Qn为0或1，锁存器的次态为0态。信号消失后新的状态将被记忆下来。,1,0,1,0,R=1、S=0,-置0,10,R=0、S=0,状态不变,0,0,若初态Qn=1,1,0,1,若初态Qn=0,0,1,0,0,0,11,S=1、R=1,状态不确定,约束条件:SR=0,当S、R同时回到0时，由于两个与非门的延迟时间无法确定，使得锁存器最终稳定状态也不能确定。,锁存器的输出既不是0态，也不是1态,12,3）工作波形,13,14,4）用与非门构成的基本SR锁存器,a.电路图,15,c.国标逻辑符号,约束条件:S+R=1,16,由上述分析可知：1）锁存器只有二个输出状态Q=0或Q=1；故称为双稳态存储器。无信号作用时，输出状态可长期保存。,2）输入端：Sset为置1端，Rreset为置0端,有小圆圈时为低电平有效,高电平有效,17,011,100,例运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。,18,2.逻辑门控SR锁存器,电路结构,简单SR锁存器,使能信号控制门电路,19,2、工作原理,S=0，R=0：Qn+1=Qn,S=1，R=0：Qn+1=1,S=0，R=1：Qn+1=0,S=1，R=1：Qn+1=,E=1：,E=0：,状态发生变化。,状态不变,0,0,0,20,例、已知E、R、S波形,画出Q波形。(时序图)设Q初态为0,21,5.2.2D锁存器,1.逻辑门控D锁存器,国标逻辑符号,逻辑电路图,22,S=0R=1,D=0,Q=0,D=1,Q=1,=D,S=1R=0,D锁存器的功能表,逻辑功能,23,2.传输门控D锁存器,(c)E=0时,(b)E=1时,(a)电路结构,TG2导通，TG1断开,TG1导通，TG2断开,Q=D,Q不变,24,5.3触发器的电路结构和工作原理*,锁存器-在E的高(低)电平期间对信号敏感,触发器-在CP的上升沿(下降沿)对信号敏感,25,触发器(Flip-Flop)特点：1.有两个稳定状态“0”态和“1”态；2.能根据输入信号，在时钟CP的上升沿或下降沿将触发器置成“0”或“1”态-触发翻转；3.输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。,26,74HC74的功能表,具有直接置1、直接置0，正边沿触发的D功能触发器,1.典型集成D触发器（74HC74),27,逻辑符号,翻转状态,不变,具有直接置1、直接置0，负边沿触发的JK触发器,2.典型集成JK触发器（74X112）,-,28,5.4.1D触发器,5.4触发器的逻辑功能,5.4.2JK触发器,5.4.3SR触发器,5.4.4D触发器功能的转换,5.4.2T触发器,29,5.4.1D触发器,1.特性表,2.特性方程,Qn+1=D,3.状态图,稳态,转换方向,转换条件,30,例、已知CP、D波形，画出Q的波形(时序图).设Q初态为0,31,3.状态图,2.特性方程,5.4.2JK触发器,32,例5.4.1设下降沿触发的JK触发器时钟脉冲和J、K信号的波形如图所示试画出输出端Q的波形。设触发器的初始状态为0。,上升沿触发器的输出波形？,JK触发器,33,5.4.3T触发器,特性方程,状态图,逻辑符号,34,注：1）T触发器没有专用芯片，可由其它触发器构成。2）当J=K=T时，JK触发器就是T触发器；,35,例、画出Q的波形(时序图).设Q初态为0,36,4.T触发器,国际逻辑符号,特性方程,时钟脉冲每作用一次，触发器翻转一次。,37,5.4.4SR触发器,1.特性表,2.特性方程,3.状态图,38,例、已知CP、R、S波形,画出Q波形。(时序图)设Q初态为0,CP,39,5.4.5D触发器功能的转换,D触发器构成JK触发器,40,2.D触发器构成T触发器,Qn+1=D,41,3