数电综合设计实验数字钟.ppt_第1页
数电综合设计实验数字钟.ppt_第2页
数电综合设计实验数字钟.ppt_第3页
数电综合设计实验数字钟.ppt_第4页
数电综合设计实验数字钟.ppt_第5页
已阅读5页,还剩23页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

首先,实验过程a)理论设计和模拟阶段;b)电路安装和调试阶段;(c)编写实验报告。2、综合设计实验多功能数字钟设计,应满足N项基本要求,独立完成理论设计和仿真实验;学会查阅技术手册和文献;进一步熟悉常用集成电路和电子仪器的使用;初步掌握电路的调试技巧和故障排除方法;(n)编写实验报告;(1)电路框图;(2)详细的电路原理图;(3)引脚图和组件功能;(4)电路工作原理的描述;(5)部件清单(必须是实验室中存在的部件);关于“理论设计”的三种情况:一是自己参考相关资料进行独立设计;第二,消化和理解参考资料中相关主题的电路原理和详细电路图,并在此基础上,进行一些改进或增加一些功能电路。三、完全复制电路的数据或其他学生,没有任何消化和理解,电路的工作原理“问三不知道”;第三种情况是不允许的!验收时,要有调试记录和试验结果。关于“调试方法”:实现:(1)接线正确可靠;常见错误:接线错误、面板接触不良(2)电源尺寸和极性正确;常见错误:电源尺寸错误、极性错误或根本没有电源。(3)采用的集成电路良好;常见错误:集成电路损坏、引脚连接错误、应用于引脚的电平不正确等。(4)掌握基本调试方法、故障排除方法。常见错误:不要使用万用表或示波器。(4)安装调试阶段,(5)综合设计实验报告的主要内容,(1)设计任务和要求;2.单元电路的设计方案和工作原理;3.电路调试过程及调试记录;4.实验结果的讨论和分析;5.完整的电路原理图。(6)设计实例:多功能数字钟的设计任务和要求:1)设计一个具有“时”、“分”、“秒”显示的数字钟;2.它有计时的功能。3.它有按小时计时的功能。4.它具有定时闹钟的功能。5.第二个信号发生电路由一个由应时晶体(4兆赫或32768赫兹)构成的振荡器实现。第二信号产生电路,第二显示0059秒,分钟显示0059分钟,小时显示0023小时,显示解码器,数码管,普通阴极数码管用74LS48或CD4511!方法:用2块74LS90(290/390)形成一个24位计数器,首先将每块74LS90形成一个十进制计数器;然后级联形成一个100位数的计数器;最后,采用“全反馈清零”的方法实现:即10位QB和10位QC发送R0(1)和R0(2),使计数范围变为00-23,即24位计数器,0、1、2、0、23、000000000、0000001、0010001、00100100处于过渡状态,使用2块74LS90,10位,10位,使用100个二进制计数器可以形成任何小于100的二进制计数器。两个74LS90用于构成一个24位计数器。计数范围为00 23。R0 (1)和R0(2)都是1。输出清零。方法1:使用6X10:用两个74LS90组成一个60位计数器,用一个74LS90组成一个6位计数器,用CP计数脉冲,先连接十进制计数器。过渡状态,问题:进位信号是如何产生的?波形如何?(1)首先,将每个74LS90芯片连接成一个8421BCD码的十进制计数器;(2)然后,将低位片的进位信号QD发送到高位片的CPA,以便串联到100位计数器中;(3)在此基础上,采用“积分反馈清零”或“积分反馈设置”的方法,构造了小于100的任意二进制计数器。问:两个74LS161芯片能分别构成24和60个十进制计数器吗?(1)用555定时器构成多谐振荡器:缺点:频率不准确。(2)采用石英晶体振荡器:优点:振荡频率准确,电路结构简单。常用的电路形式有两种。输出方波U0的频率=应时晶体的自然谐振频率,R1=R2=0.7-2KC1=0.01F耦合电容C2=10pF以防止寄生振荡。在实践中,为了改善输出波形和提高负载能力,通常在Uo输出端增加一个逆变器。振荡器中的非门电路和除法器电路通常由集成电路CD4060(14位二进制串行计数器)实现。振荡器中的非门和除法器电路通常由集成电路CD4060(14位二进制串行计数器)实现。3引脚Q14:输出2Hz,11,10,12引脚应接地,CD 4060,and,and,and,and,and,and,and,and,and,12345678,16151413121109,Q 12 Q 13 Q 14 Q 6 Q 5 Q 7 Q 4 VSS,and,and,and,and,and,VDDQ 10 Q8 Q 9 CLR CP 1C P0,CD 4060,设计时序功能计时功能在完全相同的时间;定时闹钟功能。定时功能:有以下要求:(1)只有定时被划分和定时。(2)在小时校准过程中,分钟和秒钟的正常计数不受影响;在分校,正常的时数和秒数不会受到任何时间的影响。设计思想是使用有两种选择的数据选择器。用集成门电路实现。它由单脉冲发生电路控制。(1)使用60位计数器的进位信号。单稳态触发器、蜂鸣器和(4)要求每1秒钟发出一次蜂鸣声,当时间相差10秒时:总共发出5次蜂鸣声,每次持续1秒钟,前4次蜂鸣声为500赫兹,最后1次蜂鸣声为1千赫兹。这可以通过集成门来实现。(2)使用比较器或集成门。(3)实现“每小时数次”。定时闹钟功能:具体要求是:当定时

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论