AMS混合仿真亲测纪要

准备工作：需要安装IC5141；INCISIV混仿真软件利用AMS进行混合仿真会比spectreverilog好用很多，后者的编译器太老导致现在许多的Verilog代码无法识别，且比后者速度要快。1：5141数据是按照32bit发的，而AMS运行是按照64位数据运行的，因此需要在.cshrc中将数据位切换回64bit的。（下次在用到5141时候最好还是切回32bit，但是610平台的话应该是两者均可以用64bit的）。注意切换后生效必须先彻底退出个人用户帐户。.cshrc是系统文件放在用户帐户下面，而cds.lib可以放在一个项目的目录下，供调用设计库所用。2：在cds.lib中添加以下语句，为的是让将安装的INCISIV中的Connect Rule Lib导进来导进来之后在ADE仿真环境中点击Setup-Connect Rule中就会看到Built-in的Connect Rule了，直接Add进来即可。Connect rule文件定义的是数字模块输出高低电平、输入输出阈值、上升沿下降沿等参数，利用这个文件就不必再像spectreverilog那样对数字模块单独定义这种参数了。 INCISIV安装路径中的connectrule默认值不是你想要的，可以找到文件路径下，再对其中的参数进行修改，重新add就可以，注意修改之前做好备份。3：仿真例子直接在IC5141中写入verilog的话，就选择FileCell View，Tool选择Verilog-Editor，自己命名Cell Name，注意这里的View Name也自己写下functional.v文件写入，包括top module以及子module。先建立仿真环境的schematic 建立config。Browese选择schematic，点ok，Use Template选择AMS然后ok。产生的config里面被调用的两个module：and2x,inv2x显示都是None，没有关系，top这个cell里面有两个子module定义就行打开config，在其中的schematic中打开ADE，然后SetupSimulatorams然后选择Connect Rules，选择一个文件选择完仿真类型，比如tran之后，必须要点Netlist and Run Options，选择OOS这样就可以成功跑起仿真来了。如果设计者不是在5141下写verilog的，而是已有verilog代码需要导入5141进行混合仿真，最原始的方法：可以在ICFB中利用import verilog功能，若是需要导入的top.v文件里面有调用其他子module而子module又不在top.v里面定义，那么可以将被调用的module文件copy到top.v里面再导入到ICFB中，注意导入以后会发现所有的子module将会各自形成一个functional，而top.v依旧会变成是一个没有module定义的functional，这时候需要手动将各个子module的functional下面的verilog.v复制到top.v的functional下面的verilog.v中，这个top.v就是一个正确的顶层模块了。当然也可以先新建一个top的functional，然后将top.v的module以及各个子module分别copy到这个top的functional下面的verilog.v文件中来。更简洁的办法：如果是top module对子module只有调用，没有定义，那么可以将top module导入做成一个functional，而对子module的.v文件通过Simulationoptionsirun，在Library files (-v)一栏填入几个子module的.v文件的绝对路径，注意通过Browser只能选中一个.v，如果有多个.v则需要手动填写，且各个子module.v中间需要有空格。 如果其中包含的子module太多不方便一一键入，那也可以将这些子module.v放进一个director这时候在Library direct